微機(jī)原理（第2版）

目錄



第1章數(shù)據(jù)在計(jì)算機(jī)中的運(yùn)算與表示形式
1.1進(jìn)位計(jì)數(shù)制
1.1.1進(jìn)位計(jì)數(shù)制及其基數(shù)和權(quán)
1.1.2幾種常用的進(jìn)位計(jì)數(shù)制
1.2不同進(jìn)位制數(shù)之間的轉(zhuǎn)換
1.2.1二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)
1.2.2十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)
1.3二進(jìn)制數(shù)的算術(shù)運(yùn)算和邏輯運(yùn)算
1.3.1二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.3.2二進(jìn)制數(shù)的邏輯運(yùn)算
1.3.3移位運(yùn)算
1.4數(shù)據(jù)在計(jì)算機(jī)中的表示形式
1.4.1機(jī)器數(shù)與真值
1.4.2常見的機(jī)器數(shù)表示形式
1.4.3數(shù)的定點(diǎn)表示與浮點(diǎn)表示
1.4.4二十進(jìn)制編碼
1.5二進(jìn)制信息的計(jì)量單位
習(xí)題1
第2章計(jì)算機(jī)的基本結(jié)構(gòu)與工作過程
2.1計(jì)算機(jī)的基本結(jié)構(gòu)
2.1.1馮·諾依曼計(jì)算機(jī)基本結(jié)構(gòu)
2.1.2計(jì)算機(jī)的基本組成框圖及功能部件簡(jiǎn)介
2.2計(jì)算機(jī)的工作流程
2.2.1指令與程序
2.2.2計(jì)算機(jī)的基本工作流程
2.3計(jì)算機(jī)系統(tǒng)的組成
2.3.1硬件與軟件
2.3.2計(jì)算機(jī)系統(tǒng)的基本組成
2.4微型計(jì)算機(jī)的分類及主要技術(shù)指標(biāo)
2.4.1微型計(jì)算機(jī)的分類
2.4.2微型計(jì)算機(jī)的主要技術(shù)指標(biāo)
2.5微型計(jì)算機(jī)的基本結(jié)構(gòu)及系統(tǒng)組成
2.5.1微型計(jì)算機(jī)基本結(jié)構(gòu)
2.5.2微型計(jì)算機(jī)的系統(tǒng)組成
習(xí)題2
第3章計(jì)算機(jī)的核心部件——微處理器
3.1微處理器的工作模式
3.1.1實(shí)模式
3.1.2保護(hù)模式
3.1.3虛擬8086模式
3.2微處理器的編程結(jié)構(gòu)
3.2.1程序可見寄存器
3.2.280x86/Pentium處理器的寄存器模型
3.3微處理器的尋址機(jī)制
3.3.1存儲(chǔ)器分段技術(shù)
3.3.2實(shí)模式下的存儲(chǔ)器尋址
3.3.3堆棧
3.4微處理器的內(nèi)部組成結(jié)構(gòu)及相關(guān)技術(shù)
3.4.1總線接口單元
3.4.2指令Cache與數(shù)據(jù)Cache
3.4.3超標(biāo)量流水線結(jié)構(gòu)
3.4.4動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)及轉(zhuǎn)移目標(biāo)緩沖器
3.4.5指令預(yù)取器和預(yù)取緩沖器
3.4.6指令譯碼器
3.4.7執(zhí)行單元
3.4.8浮點(diǎn)處理單元
3.4.9控制單元
3.5微處理器的外部功能特性
3.5.1微處理器的外部引腳信號(hào)
3.5.2微處理器的總線時(shí)序
習(xí)題3
第4章尋址方式與指令系統(tǒng)
4.1尋址方式
4.1.1數(shù)據(jù)尋址方式
4.1.2轉(zhuǎn)移地址尋址方式
4.2指令編碼
4.2.1指令編碼格式
4.2.2指令編碼舉例
4.38086指令系統(tǒng)
4.3.1數(shù)據(jù)傳送指令
4.3.2算術(shù)運(yùn)算指令
4.3.3邏輯運(yùn)算與移位指令
4.3.4串操作指令
4.3.5轉(zhuǎn)移指令
4.3.6處理器控制指令
4.480286~Pentium指令系統(tǒng)
習(xí)題4
第5章匯編語言的基本語法
5.1匯編語言的特點(diǎn)
5.2匯編語言程序結(jié)構(gòu)和基本語法
5.2.1示例程序
5.2.2基本概念
5.2.3指令語句
5.2.4偽指令語句
5.2.5宏指令
5.2.6簡(jiǎn)化段定義
5.3ROM BIOS中斷調(diào)用和DOS系統(tǒng)功能調(diào)用
5.3.1ROM BIOS中斷調(diào)用
5.3.2DOS系統(tǒng)功能調(diào)用
5.4匯編語言程序的上機(jī)調(diào)試
5.4.1建立源文件
5.4.2匯編
5.4.3連接
5.4.4運(yùn)行
5.4.5調(diào)試
習(xí)題5
第6章匯編語言程序設(shè)計(jì)及應(yīng)用
6.1匯編語言程序設(shè)計(jì)的基本方法
6.1.1程序設(shè)計(jì)的基本步驟
6.1.2程序的基本結(jié)構(gòu)形式
6.1.3子程序設(shè)計(jì)
6.2匯編語言的編程應(yīng)用
6.2.1I/O與通信
6.2.2聲音與時(shí)鐘
6.2.3樂曲程序
6.2.4鍵盤I/O
6.2.5鼠標(biāo)器編程
6.2.6圖形顯示
6.3Windows環(huán)境下匯編語言程序設(shè)計(jì)
6.3.1Windows API函數(shù)
6.3.2動(dòng)態(tài)鏈接庫(kù)
6.3.3指令集選擇
6.3.4工作模式選擇
6.3.5函數(shù)的原型定義
6.3.6Windows應(yīng)用程序的基本結(jié)構(gòu)框架
6.3.7Win32匯編語言應(yīng)用程序?qū)嵗?br />6.3.8MASM 32匯編與連接命令
6.4匯編語言與高級(jí)語言的混合編程
6.4.1內(nèi)嵌匯編
6.4.2在C程序中直接調(diào)用匯編子程序
6.4.3匯編語言程序調(diào)用C函數(shù)
習(xí)題6
第7章存儲(chǔ)器及其接口
7.1概述
7.1.1存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
7.1.2內(nèi)存儲(chǔ)器的基本結(jié)構(gòu)及其數(shù)據(jù)存儲(chǔ)格式
7.2半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)及工作原理
7.2.1可讀寫存儲(chǔ)器RAM
7.2.2只讀存儲(chǔ)器ROM
7.3存儲(chǔ)器接口
7.3.1存儲(chǔ)器接口中的片選控制
7.3.2存儲(chǔ)器接口分析與設(shè)計(jì)舉例
7.3.3雙端口存儲(chǔ)器
7.4高速緩存(Cache)
7.4.1Cache基本原理
7.4.2Cache的組織方式
7.4.3Cache的更新方式及替換算法
7.5虛擬存儲(chǔ)器
7.5.1虛擬存儲(chǔ)器的工作原理
7.5.280x86的虛擬存儲(chǔ)技術(shù)
習(xí)題7
第8章I/O接口技術(shù)
8.1I/O接口概述
8.1.1I/O接口的基本功能
8.1.2I/O接口的基本結(jié)構(gòu)
8.1.3I/O端口的編址方式
8.1.4I/O接口的地址譯碼及片選信號(hào)的產(chǎn)生
8.1.5I/O指令
8.2I/O控制方式
8.2.1程序控制方式
8.2.2中斷控制方式
8.2.3DMA方式
8.3DMA技術(shù)
8.3.1DMA控制器的基本功能
8.3.2DMA控制器的一般結(jié)構(gòu)
8.3.3DMA控制器的工作方式
8.3.4DMA工作過程
8.3.5可編程DMA控制器8237
8.4中斷系統(tǒng)
8.4.1基本概念
8.4.280x86實(shí)模式的中斷系統(tǒng)
8.4.3可編程中斷控制器8259A
8.4.4中斷服務(wù)程序設(shè)計(jì)
習(xí)題8
第9章并行通信及其接口電路
9.1可編程并行接口的組成及工作過程
9.1.1可編程并行接口的組成及其與CPU和外設(shè)的連接
9.1.2可編程并行接口的數(shù)據(jù)輸入輸出過程
9.2可編程并行接口8255A
9.2.18255A的性能概要
9.2.28255A芯片引腳分配及引腳信號(hào)說明
9.2.38255A內(nèi)部結(jié)構(gòu)框圖
9.2.48255A的控制字
9.2.58255A的工作方式
9.2.68255A的狀態(tài)字
9.2.78255A應(yīng)用舉例
習(xí)題9
第10章串行通信及其接口電路
10.1串行通信
10.1.1串行通信的特點(diǎn)
10.1.2串行通信涉及的常用術(shù)語和基本概念
10.2串行通信接口標(biāo)準(zhǔn)
10.2.1RS232C
10.2.2RS485
10.3可編程串行通信接口8251A
10.3.1USART
10.3.28251A的基本功能和工作原理
10.3.38251A的對(duì)外接口信號(hào)
10.3.48251A的編程
10.3.58251A應(yīng)用舉例
習(xí)題10
第11章計(jì)數(shù)/定時(shí)技術(shù)
11.1概述
11.2可編程計(jì)數(shù)器/定時(shí)器8253
11.2.18253的主要功能
11.2.28253的結(jié)構(gòu)框圖
11.2.38253的引腳
11.2.48253的工作方式
11.2.58253的初始化編程
11.2.68253的讀出操作
11.38253的應(yīng)用
習(xí)題11
第12章總線技術(shù)
12.1概述
12.1.1總線
12.1.2總線的分類
12.1.3總線標(biāo)準(zhǔn)
12.1.4總線仲裁
12.2PCI總線
12.2.1概述
12.2.2PCI總線的結(jié)構(gòu)及特點(diǎn)
12.3USB總線
12.3.1USB概述
12.3.2USB的拓?fù)浣Y(jié)構(gòu)
12.3.3USB線纜及連接器
12.4高速總線接口IEEE 1394
12.5高速圖形端口AGP
習(xí)題12
第13章高性能微處理器的先進(jìn)技術(shù)及典型結(jié)構(gòu)
13.1高性能微處理器所采用的先進(jìn)技術(shù)
13.1.1指令級(jí)并行
13.1.2超標(biāo)量技術(shù)
13.1.3超長(zhǎng)指令字結(jié)構(gòu)
13.1.4超級(jí)流水線技術(shù)
13.1.5RISC技術(shù)
13.2高性能微處理器舉例
13.2.164位處理器Alpha 21064
13.2.2Itanium處理器——IA64架構(gòu)的開放硬件平臺(tái)
13.3多核處理器簡(jiǎn)介
13.3.1復(fù)雜單處理器結(jié)構(gòu)所遇到的挑戰(zhàn)
13.3.2多核處理器的出現(xiàn)
13.3.3多核處理器結(jié)構(gòu)的主要特點(diǎn)
13.4現(xiàn)代PC主板典型結(jié)構(gòu)
13.4.1芯片組、橋芯片及接口插座
13.4.2Pentium PC主板結(jié)構(gòu)
13.4.3Pentium 4 PC主板的I/O組織結(jié)構(gòu)
習(xí)題13
第14章嵌入式系統(tǒng)與嵌入式處理器
14.1嵌入式系統(tǒng)概述
14.1.1嵌入式系統(tǒng)簡(jiǎn)介
14.1.2嵌入式系統(tǒng)的組成
14.1.3嵌入式系統(tǒng)的分類
14.2嵌入式處理器
14.2.1ARM系列處理器
14.2.2Intel 8051系列微控制器
14.3ARM體系結(jié)構(gòu)
14.3.1ARM處理器的工作狀態(tài)
14.3.2ARM處理器的運(yùn)行模式
14.3.3ARM處理器的內(nèi)部寄存器
14.3.4ARM處理器的異常處理機(jī)制
14.4ARM指令系統(tǒng)
14.4.1ARM指令系統(tǒng)的主要特點(diǎn)
14.4.2ARM指令的基本格式
14.4.3ARM指令的尋址方式
14.4.4ARM指令簡(jiǎn)介
14.4.5ARM指令系統(tǒng)與Thumb指令系統(tǒng)的比較
14.5ARM匯編語言程序設(shè)計(jì)
14.5.1ARM偽操作
14.5.2ARM偽指令
14.5.3ARM匯編語言語句格式
14.5.4ARM匯編語言程序結(jié)構(gòu)
14.5.5ARM匯編語言程序設(shè)計(jì)示例
習(xí)題14
附錄ADOS功能調(diào)用(INT 21H)
附錄BBIOS中斷調(diào)用
附錄C調(diào)試程序DEBUG的使用
部分習(xí)題參考答案
參考文獻(xiàn)