電子設(shè)計(jì)自動(dòng)化（EDA）

　　本教材從可編程邏輯器件的結(jié)構(gòu)與特點(diǎn)出發(fā)，結(jié)合多年的教學(xué)實(shí)踐，以 CPLD/FPGA系列器件為機(jī)型，從軟件和硬件兩方面講述了微機(jī)的基本原理、指令系統(tǒng)及接口技術(shù)，力求新穎、實(shí)用。全書(shū)共 9 章，參考學(xué)時(shí)為 72 學(xué)時(shí)。第 1 章緒論，主要介紹了 EDA 仿真技術(shù)；第 2 章可編程邏輯器件基礎(chǔ)，著重講述 PLD 器件的基本結(jié)構(gòu)、編程邏輯器件的編程及測(cè)試技術(shù)；第 3 章為可編程邏輯器件，重點(diǎn)講述了 Altcra 器件、MAX7000 系列器件、FLEXl0K系列器件、Xilinx 可編程邏輯器件；第 4 章為 VHDL 設(shè)計(jì)方法，重點(diǎn)講述了組合邏輯電路和邏輯電路的設(shè)計(jì)方法及技巧；第 5 章為狀態(tài)機(jī)設(shè)計(jì)，介紹了 Mealy 型狀態(tài)機(jī)的設(shè)計(jì)方法及步驟；第 6 章為 MAX+PLUS Ⅱ操作簡(jiǎn)介，講述了 MAX+PLUS Ⅱ的設(shè)計(jì)過(guò)程；第 7 章為邏輯綜合和設(shè)計(jì)實(shí)現(xiàn)，分別針對(duì) CPLD 和 FPGA 器件講述了其綜合實(shí)現(xiàn)過(guò)程；第 8 章為數(shù)字系統(tǒng)設(shè)計(jì)與現(xiàn)場(chǎng)集成技巧，講述了同步電路設(shè)計(jì)技巧、多級(jí)邏輯設(shè)計(jì)技巧、數(shù)字系統(tǒng)的FPGA 現(xiàn)場(chǎng)集成設(shè)計(jì)中的基本問(wèn)題、高速電路設(shè)計(jì)；第 9 章為 EDA 綜合設(shè)計(jì)實(shí)例，提供了一些實(shí)用的設(shè)計(jì)實(shí)例。本書(shū)為普通高等教育“ 十一五” 國(guó)家級(jí)規(guī)劃教材。

　　劉婷婷 ， 智能電子技術(shù)教研室教師。專業(yè)方向：控制技術(shù)、單片機(jī)、傳感器技術(shù)、FPGA/CPLD 等。學(xué)歷：研究生。畢業(yè)學(xué)校及專業(yè)：華南理工大學(xué)，通信工程專業(yè)。