計(jì)算機(jī)硬件技術(shù)基礎(chǔ)

定　價：￥49.80

作　者：	柳秀梅，徐彬，張昱，張恩德，李封，焦明海
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	高等院校計(jì)算機(jī)教育系列教材
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787302536499	出版時間：	2019-10-01	包裝：
開本：		頁數(shù)：		字?jǐn)?shù)：

內(nèi)容簡介

　　《計(jì)算機(jī)硬件技術(shù)基礎(chǔ)/高等院校計(jì)算機(jī)教育系列教材》共分為8章，以馮·諾依曼計(jì)算機(jī)模型作為教學(xué)起點(diǎn)。第1章介紹計(jì)算機(jī)的系統(tǒng)組成，包括物理組成和邏輯組成。第2章介紹計(jì)算機(jī)系統(tǒng)的運(yùn)算功能，包括算術(shù)運(yùn)算與邏輯運(yùn)算。第3章介紹CPU的功能及組成，剖析了Intel 80x86、Pentium系列及Core系列微處理器的體系結(jié)構(gòu)與關(guān)鍵技術(shù)，解析了8086/8088的編程結(jié)構(gòu)、引腳信號與功能、系統(tǒng)工作模式、存儲器與I/O組織以及系統(tǒng)的時序操作。第4章介紹處理器的指令系統(tǒng)及匯編程序，講解了RISC和CISC兩大指令集的派系、常用匯編指令及基本匯編程序設(shè)計(jì)方法。第5章介紹計(jì)算機(jī)系統(tǒng)中的存儲器，按存儲器的分級管理模式分別介紹半導(dǎo)體主存儲器、高速緩沖存儲器、虛擬存儲器，并介紹了新的內(nèi)存技術(shù)及外存技術(shù)的發(fā)展。第6章介紹計(jì)算機(jī)系統(tǒng)中的數(shù)據(jù)傳送，包括輸入／輸出接口、數(shù)據(jù)傳送方式，并詳細(xì)介紹了計(jì)算機(jī)系統(tǒng)中的中斷技術(shù)及中斷控制器8259A。第7章介紹計(jì)算機(jī)系統(tǒng)中的定時計(jì)數(shù)裝置8253，以及其內(nèi)部結(jié)構(gòu)、工作模式和其在計(jì)算機(jī)系統(tǒng)中的應(yīng)用。第8章介紹接口芯片，講解了各種接口技術(shù)及常用接口芯片。通過對《計(jì)算機(jī)硬件技術(shù)基礎(chǔ)/高等院校計(jì)算機(jī)教育系列教材》的學(xué)習(xí)，可以使學(xué)生從計(jì)算機(jī)的組成原理和系統(tǒng)結(jié)構(gòu)角度，完整分析和說明計(jì)算機(jī)的工作過程，并編寫出更加高效的程序，為分析、設(shè)計(jì)、開發(fā)和使用計(jì)算機(jī)系統(tǒng)奠定基礎(chǔ)。

作者簡介

暫缺《計(jì)算機(jī)硬件技術(shù)基礎(chǔ)》作者簡介

圖書目錄

第1章計(jì)算機(jī)系統(tǒng)組成
1．1 計(jì)算機(jī)的發(fā)展概況及應(yīng)用領(lǐng)域
1．1．1 計(jì)算機(jī)的發(fā)展歷史
1．1．2 CPU的發(fā)展與制造簡介
1．1．3 計(jì)算機(jī)的應(yīng)用領(lǐng)域
1．2 計(jì)算機(jī)系統(tǒng)的物理組成及特點(diǎn)
1．3 計(jì)算機(jī)系統(tǒng)的邏輯組成及特點(diǎn)
1．3．1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1．3．2 馮·諾依曼體系結(jié)構(gòu)
1．3．3 計(jì)算機(jī)系統(tǒng)的兩大功能控制與運(yùn)算
1．3．4 計(jì)算機(jī)程序的執(zhí)行過程
1．4 計(jì)算機(jī)系統(tǒng)的主要性能指標(biāo)
1．4．1 計(jì)算機(jī)的主要性能指標(biāo)
1．4．2 CPU的主要性能指標(biāo)
本章小結(jié)
復(fù)習(xí)思考題
第2章計(jì)算機(jī)系統(tǒng)的運(yùn)算功能
2．1 數(shù)值信息與文本信息的表示
2．1．1 計(jì)算機(jī)中常用的計(jì)數(shù)制
2．1．2 數(shù)值信息
2．1．3 文本信息
2．2 算術(shù)運(yùn)算
2．2．1 進(jìn)借位
2．2．2 溢出
2．3 邏輯運(yùn)算
2．4 運(yùn)算的電路實(shí)現(xiàn)
2．4．1 門電路
2．4．2 典型邏輯器件
本章小結(jié)
復(fù)習(xí)思考題
第3章中央處理器
3．1 CPU的功能和組成
3．1．1 CPU的功能
3．1．2 CPU的內(nèi)部組成
3．2 8086/8088的編程結(jié)構(gòu)
3．2．1 執(zhí)行單元
3．2．2 總線接口單元
3．3 Inte180x86微處理器的演進(jìn)之路
3．3．1 80286微處理器
3．3．2 80386微處理器
3．3．3 80486微處理器
3．3．4 IntelPentium系列微處理器：
3．3．5 Core系列處理器
3．4 Itanium 64位微處理器
3．5 8086/8088的寄存器
3．6 8086/8088 CPU的引腳及其功能
3．6．1 8086/8088的引腳信號
3．6．2 8086/8088的最小模式
3．6．3 8086/8088的最大模式
3．7 8086/8088存儲器組織與I/O組織
3．7．1 8086/8088的存儲器組織
3．7．2 8086/8088的I/O組織
3．8 8086/8088的CPU時序
3．8．1 總線操作周期
3．8．2 總線讀操作周期
3．8．3 總線寫操作周期
3．8．4 空閑周期
3．8．5 中斷響應(yīng)周期
3．8．6 系統(tǒng)復(fù)位和啟動
本章小結(jié)
復(fù)習(xí)思考題
……
第4章處理器的指令系統(tǒng)與匯編程序
第5章計(jì)算機(jī)系統(tǒng)中的存儲器
第6章計(jì)算機(jī)系統(tǒng)中的數(shù)據(jù)傳送
第7章可編程定時器/計(jì)數(shù)器8253
第8章接口芯片
參考文獻(xiàn)與鏈接