多核處理器緩存優(yōu)化關鍵問題研究

圖1-1 英特爾商用處理器中集成的晶體管數(shù)目
圖1-2 采用2D Mesh拓撲結構的RAW處理器頂層設計
圖1-3 Intel Knights Landing多核處理器的結構框圖
圖1-4 gzip和gcc執(zhí)行過程中指令級并行度的階段性變化
圖1-5 可重構系統(tǒng)填補了通用處理器和專用集成電路的鴻溝
圖1-6 共享和私有Cache混合組織方式
圖1-7 兩種常見的集中式布局的共享L2高速緩存
圖1-8 Tile結構的分布式布局共享L2高速緩存
圖1-9 廣播一致性協(xié)議和目錄一致性協(xié)議示意圖
圖1-10 片上網(wǎng)絡常見的三種拓撲結構
圖1-11 選擇路／組為重構粒度的Cache組織方式
圖1-12 TriBA的內(nèi)核微體系結構示意圖
圖2-1 2D Mesh片上網(wǎng)絡的三種布線拓撲結構
圖2-2 TriBA-NoC核問通信網(wǎng)絡以及節(jié)點編碼方案
圖2-3 TriBA存儲層次的邏輯結構
圖2-4 九核處理器存儲網(wǎng)絡中節(jié)點的編碼
圖2-5 2D Mesh和TirBA互連結構的底層特點
圖2-6 CMesh和CTirBA互連結構的底層特點
圖2-7 以Y型布局布線結構實現(xiàn)的九核TriBA處理器方案
圖2-8 27核TriBA處理器的傳統(tǒng)布局布線方式
圖2-9 九核TriBA處理器矩形Tile曼哈頓布局布線示意圖
圖2-10 以矩形Tile方式采用曼啥頓布局布線實現(xiàn)27核TriBA處理器的示意圖
圖2-11 TriBA內(nèi)部四端口存儲控制器邏輯框圖
圖2-12 四端口路由器示意圖
圖2-13 TriBA網(wǎng)絡的一個基本組連接示意圖
圖2-14 網(wǎng)絡延遲比較
圖2-15 網(wǎng)絡吞吐量比較
圖3-1 傳統(tǒng)的三級層次化目錄協(xié)議GETX操作過程
圖3-2 傳統(tǒng)層次化目錄組織結構
圖3-3 FCSL示意圖
圖3-4 64核Mesh的緩存一致性分組結構
圖3-5 27核TriBA的緩存一致性分組結構
圖3-6 目錄控制器的有限狀態(tài)機
圖3-7 VC協(xié)議中讀缺失和寫缺失的事務處理過程
圖3-8 VC目錄組織結構
圖3-9 27核三級分組層次化緩存一致性策略（邏輯示意圖）
圖3-10 VC-H的負載分配過程
圖3-11 不同緩存一致性協(xié)議的目錄存儲開銷
圖3-12 緩存一致性協(xié)議的片上網(wǎng)絡消息數(shù)量比較（結果以H-MESI歸一化）
圖3-13 緩存一致性協(xié)議的片上網(wǎng)絡通信量比較（結果以Full-map歸一化）
圖3-14 緩存一致性協(xié)議的訪問延時比較（結果以full-map歸一化）
圖3-15 緩存一致性協(xié)議的性能加速比比較（結果以HCD歸一化）
圖4-1 可重構緩存的組織結構
圖4-2 JPEG在緩存重構時由于活動數(shù)據(jù)丟失引起的缺失率比較
圖4-3 觸發(fā)Cache重構的外部因素
圖4-4 JPEG應用程序在運行過程中指令集并行度的變化
圖4-5 Cache重構的過渡期機制示意圖
圖4-6 引尺過渡期機制與立即重構的Cache缺失率比較示意圖
圖4-7 Cache的Tag和掩碼寄存器示意圖
圖4-8 R-LRU置換算法分析
圖4-9 三種Downsize模式下Cache的缺失率（以立即重構方式為基準歸一化）
圖4-10 實際重構后對缺失率的持續(xù)性效果（過渡期為2000周期）
圖4-11 執(zhí)行時間分析（以立即重構為基準歸一化）
圖4-12 選擇相同Cache路重構情況下，訪存情況統(tǒng)計
圖4-13 交替選擇Cache路重構情況下，訪存情況統(tǒng)計
圖5-1 測試用例PgP和CRC32隨發(fā)射寬度變化的footprint特征
圖5-2 使用反饋來阻止緩存重構的示意圖
圖5-3 總體反饋機制框架示意圖
圖5-4 緩存監(jiān)視器抽樣示意圖
圖5-5 反饋控制環(huán)路
圖5-6 在有無反饋機制兩種策略下，各個發(fā)射寬度模式下的執(zhí)行比例
圖5-7 緩存缺失率比較（以無反饋機制的方法為基準歸一化）
圖5-8 三種方案下緩存功耗的比較（以無反饋機制的方法為基準歸一化）
圖5-9 執(zhí)行過程需要的緩存容量（以無反饋機制的方法為基準歸一化）
圖5-10 EDP比較（以無反饋機制的方法為基準歸一化）