數(shù)字電子技術(shù)簡明教程

第1章 數(shù)字邏輯基礎(chǔ)
1．1 數(shù)字電路概述
1．1．1 邏輯代數(shù)
1．1．2 模擬電路與數(shù)字電路的比較
1．1．3 數(shù)字電路的特點和優(yōu)點
1．2 數(shù)制與編碼
1．2．1 數(shù)制的基本概念
1．2．2 常用數(shù)制
1．2．3 不同數(shù)制的標(biāo)記
1．2．4 不同進(jìn)制數(shù)之間的轉(zhuǎn)換
1．2．5 二進(jìn)制數(shù)的四則運(yùn)算
1．2．6 編碼
1．2．7 二進(jìn)制數(shù)的原碼、反碼和補(bǔ)碼
1．3 邏輯運(yùn)算
1．3．1 基本邏輯運(yùn)算
1．3．2 組合邏輯運(yùn)算
1．4 邏輯代數(shù)的公式、基本定律和規(guī)則
1．4．1 邏輯代數(shù)的基本公式
1．4．2 邏輯代數(shù)的基本定律
1．4．3 邏輯代數(shù)的基本規(guī)則
1．4．4 邏輯代數(shù)的幾個常用的重要公式
1．5 邏輯表達(dá)式的代數(shù)化簡法
1．5．1 化簡的標(biāo)準(zhǔn)和依據(jù)
1．5．2 化簡的基本方法
1．6 邏輯表達(dá)式的卡諾圖化簡法
1．6．1 邏輯表達(dá)式的標(biāo)準(zhǔn)與或表達(dá)式
1．6．2 用卡諾圖表示邏輯表達(dá)式
1．6．3 邏輯表達(dá)式的卡諾圖化簡法
1．6．4 具有約束條件的邏輯表達(dá)式的化簡
1．7 邏輯表達(dá)式的表示方法
1．7．1 邏輯表達(dá)式的五種形式
1．7．2 邏輯表達(dá)式表示方法之間的相互轉(zhuǎn)換
1．7．3 不同表示方法間的相互轉(zhuǎn)換
本章小結(jié)
綜合練習(xí)題
第2章 邏輯門電路
2．1 概述
2．2 基本邏輯門電路
2．2．1 二極管的開關(guān)特性
2．2．2 三極管的開關(guān)特性
2．2．3 MOS管的開關(guān)特性
2．3 TTL集成邏輯門電路
2．3．1 TTL與非門
2．3．2 其他類型的TTL門
2．4 CMOS集成邏輯門電路
2．4．1 CMOS非門
2．4．2 常用CMOS門電路
2．4．3 CMOS傳輸門
2．4．4 CMOS門電路與TTL門電路的比較
2．5 TTL門電路與CMOS門電路的應(yīng)用
2．5．1 TTL門電路與CMOS門電路的使用
2．5．2 CMOS門電路與TTL門電路的接口
2．5．3 門電路的應(yīng)用舉例
本章小結(jié)
綜合練習(xí)題
第3章 組合邏輯電路
3．1 概述
3．2 小規(guī)模組合邏輯電路的分析和設(shè)計
3．2．1 組合邏輯電路的分析方法
3．2．2 組合邏輯電路的設(shè)計方法
3．3 組合邏輯電路的綜合
3．4 常用集成組合邏輯電路
3．4．1 加法器
3．4．2 編碼器
3．4．3 譯碼器
3．4．4 數(shù)據(jù)選擇器
3．4．5 數(shù)值比較器
3．4．6 基于MSI的組合邏輯電路的分析
3．5 組合邏輯電路的競爭與冒險
3．5．1 競爭冒險現(xiàn)象的概念及其產(chǎn)生原因
3．5．2 競爭冒險現(xiàn)象的判斷方法
3．5．3 消除競爭冒險現(xiàn)象的方法
本章小結(jié)
綜合練習(xí)題
第4章 觸發(fā)器
4．1 概述
4．2 基本船觸發(fā)器
4．2．1 基本船觸發(fā)器介紹
4．2．2 集成基本RS觸發(fā)器
4．3 同步觸發(fā)器
4．3．1 同步RS觸發(fā)器
4．3．2 同步D觸發(fā)器
4．4 邊沿觸發(fā)器
4．4．1 邊沿D觸發(fā)器
4．4．2 邊沿JK觸發(fā)器
4．5 邊沿觸發(fā)器的功能分類
4．5．1 JK觸發(fā)器
4．5．2 D觸發(fā)器
4．5．3 T觸發(fā)器
4．5．4 T＇觸發(fā)器
4．6 觸發(fā)器的應(yīng)用舉例
本章小結(jié)
綜合練習(xí)題
第5章 時序邏輯電路
5．1 概述
5．1．1 時序邏輯電路的特點
5．1．2 時序邏輯電路的分類
5．1．3 時序邏輯電路的表示方法
5．2 時序邏輯電路的分析方法
5．2．1 同步時序邏輯電路的分析方法及步驟
5．2．2 異步時序邏輯電路的分析方法及步驟
5．3 計數(shù)器
5．3．1 二進(jìn)制同步計數(shù)器
5．3．2 二進(jìn)制異步計數(shù)器
5．3．3 十進(jìn)制計數(shù)器
5．4 寄存器
5．4．1 數(shù)碼寄存器
5．4．2 移位寄存器
5．4．3 扭環(huán)形計數(shù)器
5．5 集成時序邏輯電路的應(yīng)用
5．5．1 用集成計數(shù)器組成N進(jìn)制計數(shù)器的基本原理
5．5．2 用集成計數(shù)器組成大容量N進(jìn)制計數(shù)器
5．5．3 集成計數(shù)器組成N進(jìn)制計數(shù)器的分析
5．6 序列信號發(fā)生器
本章小結(jié)
綜合練習(xí)題
第6章 脈沖信號的產(chǎn)生和變換
6．1 概述
6．2 555定時器的電路結(jié)構(gòu)及其邏輯功能
6．2．1 555定時器的電路結(jié)構(gòu)
6．2．2 555定時器的邏輯功能
6．2．3 555定時器的應(yīng)用舉例
6．3 施密特觸發(fā)器
6．3．1 用555定時器構(gòu)成的施密特觸發(fā)器
6．3．2 集成施密特觸發(fā)器
6．3．3 施密特觸發(fā)器的應(yīng)用
6．4 單穩(wěn)態(tài)觸發(fā)器
6．4．1 用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6．4．2 用集成施密特觸發(fā)器組成的單穩(wěn)態(tài)觸發(fā)器
6．4．3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6．5 多諧振蕩器
6．5．1 用555定時器構(gòu)成的多諧振蕩器
6．5．2 用施密特觸發(fā)器構(gòu)成的多諧振蕩器
6．5．3 多諧振蕩器的應(yīng)用
本章小結(jié)
綜合練習(xí)題
第7章 數(shù)-模與模/數(shù)轉(zhuǎn)換器
7．1 概述
7．2 DAC
7．2．1 DAC的轉(zhuǎn)換原理
7．2．2 DAC的主要技術(shù)指標(biāo)
7．2．3 常見的DAC
7．3 ADC
7．3．1 ADC基本概述
7．3．2 ADC的工作原理
7．3．3 ADC的主要技術(shù)指標(biāo)
7．3．4 常見的ADC
7．3．5 集成ADC
本章小結(jié)
綜合練習(xí)題
參考文獻(xiàn)
附錄 數(shù)字電路常用的文字符號