嵌入式處理器片上追蹤調(diào)試技術

第1章 緒論
1.1 嵌入式系統(tǒng)調(diào)試技術概述
1.1.1 嵌入式系統(tǒng)的調(diào)試技術
1.1.2 嵌入式系統(tǒng)的片上在線錯誤檢測技術
1.1.3 高性能嵌入式多核DSP
1.2 研究內(nèi)容
1.3 組織結構
參考文獻
第2章 片上調(diào)試技術的相關研究
2.1 協(xié)議標準
2.1.1 JTAG標準
2.1.2 Nexus標準
2.1.3 MIPI標準
2.2 商業(yè)處理器中的片上trace
2.3 支持trace的仿真調(diào)試器
2.4 學術研究
參考文獻
第3章 調(diào)試模型與片上trace
3.1 基于存儲元件狀態(tài)集合的調(diào)試模型
3.1.1 處理器系統(tǒng)模型
3.1.2 調(diào)試模型
3.2 非入侵可觀測性分析
3.3 片上trace調(diào)試技術
3.3.1 嵌入式軟件的調(diào)試階段
3.3.2 片上trace調(diào)試的內(nèi)在優(yōu)勢
3.3.3 片上trace實現(xiàn)模型
3.4 本章小結
參考文獻
第4章 多核片上trace調(diào)試框架：TraceDo
4.1 TraceDo框架
4.2 trace信息的采集、壓縮與配置
4.2.1 路徑trace
4.2.2 數(shù)據(jù)trace
4.2.3 事件trace
4.2.4 功能配置方式
4.3 Trace信息采集壓縮方法的相關研究及比較
4.4 路徑trace方案實驗評估
4.4.1 路徑trace實驗環(huán)境
4.4.2 路徑trace實驗結果
4.4.3 事件trace實驗結果
4.5 本章小結
參考文獻
第5章 trace片上傳輸結構
5.1 trace流傳輸問題分析
5.2 核內(nèi)trace流的兩級緩沖傳輸結構
5.2.1 核內(nèi)trace流傳輸?shù)膶崿F(xiàn)結構
5.2.2 K-N緩沖結構模型與面積建模
5.2.3 面積-溢出折中的結構參數(shù)選擇
5.3 核間tmce流的合成調(diào)度算法
5.3.1 trace流合成的分析與相關研究
5.3.2 trace流的合成調(diào)度算法
5.3.3 性能評估與比較
5.4 本章小結
參考文獻
第6章 Trace輔助的程序分析、調(diào)試與調(diào)優(yōu)
6.1 片上trace應用概述
6.2 多核程序的分析與調(diào)優(yōu)
6.2.1 基于Qlink傳輸?shù)?D-FFT并行算法
6.2.2 TraceDo輔助的程序分析與調(diào)優(yōu)
6.3 路徑trace支持的預取排布
6.3.1 相關研究
6.3.2 程序周期行為
6.3.3 執(zhí)行周期預取
6.3.4 面向周期預期的代碼排布
6.3.5 性能評估與比較
6.4 本章小結
參考文獻
第7章 程序控制流錯誤的檢測方法：V-CFC
7.1 程序控制流錯誤及檢測
7.1.1 概述
7.1.2 控制流錯誤類型分析
7.1.3 相關研究
7.2 V—CFC方法
7.2.1 概述
7.2.2 層次化特征值
7.2.3 特征值指令
7.2.4 特征值檢查
7.2.5 特征值指令優(yōu)化
7.2.6 增加覆蓋率的措施
7.3 軟硬件實現(xiàn)
7.4 性能評估
7.4.1 方法與環(huán)境
7.4.2 特征值混淆
7.4.3 存儲耗費與性能代價
7.4.4 故障覆蓋率
7.4.5 故障檢測延遲
7.4.6 綜合性能比較
7.5 本章小結
參考文獻
縮略語