第二十四屆計算機工程與工藝年會暨第十屆微處理器技術論壇論文集

高速背板阻抗受控孔設計研究.
先進納米工藝下運用多位寄存器的物理設計優(yōu)化方法
RISC-V指令集架構(gòu)的亂序超標量處理器中指令融合的實現(xiàn)
亂序超標量處理器中指令定序單元的形式化驗證
天河三號原型機分布式并行深度神經(jīng)網(wǎng)絡性能評測及調(diào)優(yōu)
高性能微處理器存儲流水線增強的實現(xiàn)與評估
一種基于SerDes的低延遲片間傳輸協(xié)議
支持兩種編碼格式的PCS鏈路訓練模塊的設計與實現(xiàn)
基于DSP的動車組牽引控制單元程序設計與實現(xiàn)
基于機器學習的短路違反預測方法
高性能CPU物理設計中調(diào)整流程一致性的方法
一種面向微處理器功能驗證的敏捷方法與實踐
片上網(wǎng)絡容錯路由算法研究綜述
一種CDC信號滑動窗口時序分析方法
PCIe節(jié)點間PIPE直連接口的設計與實現(xiàn)
基于開源工具的RISC-V處理器核驗證
微處理器內(nèi)安全子系統(tǒng)的安全增強技術
某全密閉加固計算機結(jié)構(gòu)熱設計研究
TVM上基于Matrix-DSP的矩陣乘法的基本優(yōu)化方法
訪存子系統(tǒng)關鍵參數(shù)配置對訪存延遲的影響的實例研究
基于RISC-V的身份證號識別系統(tǒng)設計與實現(xiàn)
支持混合數(shù)據(jù)長度的浮點加法部件設計
一種最大值比較選擇電路的設計與實現(xiàn)
基于嵌入式設備的卷積映射實現(xiàn)及性能分析類腦計算芯片片上網(wǎng)絡研究
圖形處理器電路設計仿真與測試技術研究
基于RISC-V的數(shù)字信號處理擴展指令集的設計與實現(xiàn)
基于Docker的戰(zhàn)術云資源池服務技術研究
混合安全等級多核處理系統(tǒng)看門狗設計
面向大規(guī)模多核處理器的低功耗片上光互連網(wǎng)絡研究
智能芯片綜述與機載可行性分析
電源完整性對高速串行總線影響分析
QFN器件焊接可靠性分析和驗證
一種離散量接口電路片內(nèi)集成雷擊防護設計
一種非亂序存儲的數(shù)據(jù)交織加固技術
基于硬件仿真加速器的PCIE功耗評估流程優(yōu)化研究
海洋環(huán)境下機載計算機結(jié)構(gòu)件的防護技術研究與應用
高性能FPGA的輻射發(fā)射及其屏蔽抑制
基于多層神經(jīng)網(wǎng)絡的軍事文本知識抽取方法研究
基于HXDSP的眾核虛擬平臺設計
基于機器學習方法的高速信道建模研究
航母裝備信息系統(tǒng)知識圖譜的構(gòu)建方法
一種基于系統(tǒng)結(jié)點狀態(tài)的任務調(diào)度策略
FPD平行端口矩形區(qū)域內(nèi)電阻驅(qū)動的自動布線算法
基于機器學習的PCB走線電阻計算方法
面向高帶寬I/O的片上網(wǎng)絡優(yōu)化