計算機(jī)系統(tǒng)數(shù)據(jù)處理原理

前言
第1章 數(shù)據(jù)與信息
1.1 數(shù)據(jù)的表示與運算
1.2 數(shù)據(jù)的清洗與信息提取
本章小結(jié)
練習(xí)
第2章 邏輯門與運算
2.1 MOS基本概念
2.2 邏輯函數(shù)與基本邏輯門
2.3 布爾代數(shù)
2.4 邏輯電路優(yōu)化
本章小結(jié)
練習(xí)
第3章 組合邏輯
3.1 組合邏輯分析
3.2 組合邏輯設(shè)計
3.3 組合邏輯電路的等價變換
3.4 數(shù)據(jù)選擇器與分配器
3.5 譯碼器與編碼器
3.6 數(shù)據(jù)比較器與加法器
3.7 奇偶校驗器
本章小結(jié)
練習(xí)
第4章 時序邏輯電路
4.1 時序邏輯電路的概念
4.2 鎖存器
4.3 觸發(fā)器
4.4 寄存器與移位寄存器
4.5 計數(shù)器
4.6 時序邏輯分析
4.7 時序邏輯設(shè)計
本章小結(jié)
練習(xí)
第5章 存儲器基礎(chǔ)
5.1 存儲器基本概念
5.2 SRAM存儲器
5.3 DRAM存儲器
5.4 ROM存儲器
本章小結(jié)
練習(xí)
第6章 計算機(jī)系統(tǒng)組成
6.1 計算機(jī)硬件系統(tǒng)組成
6.2 計算機(jī)軟件系統(tǒng)組成
6.3 計算機(jī)系統(tǒng)性能評價
6.4 計算機(jī)系統(tǒng)的層次結(jié)構(gòu)
6.5 計算機(jī)CPU的組成與實現(xiàn)
6.6 指令集
本章小結(jié)
練習(xí)
第7章 單周期與多周期CPU
7.1 CPU的功能與組成
7.2 單周期CPU
7.3 多周期CPU
本章小結(jié)
練習(xí)
第8章 流水線CPU
8.1 流水線技術(shù)基本概念
8.2 流水線的性能分析指標(biāo)
8.3 流水線的相關(guān)與沖突解決方法
8.4 流水線CPU的實現(xiàn)
8.5 多功能靜態(tài)流水線與動態(tài)流水線CPU的設(shè)計實現(xiàn)
本章小結(jié)
練習(xí)
第9章 數(shù)據(jù)移動的多級存儲體系
9.1 多級存儲的層次結(jié)構(gòu)
9.2 高速存儲器Cache
9.3 降低Cache失效率的方法
9.4 減少Cache失效開銷
9.5 主存儲器
9.6 虛擬存儲器與輔助存儲器
本章小結(jié)
練習(xí)
參考文獻(xiàn)