集成電路科學(xué)與工程導(dǎo)論（第2版）

第 1 章 集成電路科學(xué)與工程發(fā)展史1
1．1 第三次科技革命--走進(jìn)
信息時(shí)代1
1．1．1 信息及其流動(dòng)．1
1．1．2 信息處理工具發(fā)展概述2
1．1．3 集成電路背后的物理學(xué)
基礎(chǔ)．3
1．2 從元器件到集成電路．4
1．2．1 電子管．4
1．2．2 晶體管．5
1．2．3 從晶體管到集成電路5
1．3 數(shù)字集成電路6
1．3．1 數(shù)字集成電路演進(jìn)的
摩爾定律．6
1．3．2 中央處理器的發(fā)展9
1．3．3 存儲(chǔ)器的發(fā)展． 11
1．3．4 集成電路設(shè)計(jì)工具14
1．4 模擬集成電路15
1．4．1 模擬電路的基本構(gòu)成15
1．4．2 各類模擬集成電路16
1．4．3 模擬集成電路產(chǎn)業(yè)17
1．5 集成電路產(chǎn)業(yè)的發(fā)展．18
1．5．1 集成電路的生產(chǎn)流程18
1．5．2 集成電路產(chǎn)業(yè)的組織
模式．19
本章小結(jié)．20
思考與拓展．20
參考文獻(xiàn)．20
第 2 章 集成電路關(guān)鍵材料22
2．1 半導(dǎo)體材料概述．22
2．1．1 單質(zhì)半導(dǎo)體23
2．1．2 雙原子化合物半導(dǎo)體23
2．1．3 氧化物半導(dǎo)體23
2．1．4 層狀半導(dǎo)體24
2．1．5 有機(jī)半導(dǎo)體24
2．1．6 磁性半導(dǎo)體24
2．1．7 其他半導(dǎo)體材料24
2．2 常見半導(dǎo)體的晶格結(jié)構(gòu)．25
2．3 常見半導(dǎo)體的能帶結(jié)構(gòu)．26
2．3．1 倒格矢空間26
2．3．2 E-k 圖像．29
2．3．3 等能面．30
2．3．4 有效質(zhì)量32
2．3．5 禁帶寬度34
2．4 硅材料34
2．4．1 硅材料的發(fā)現(xiàn)35
2．4．2 硅材料的應(yīng)用35
2．4．3 半導(dǎo)體硅的制備37
2．4．4 應(yīng)變硅材料38
2．5 鍺材料39
2．5．1 鍺材料的發(fā)現(xiàn)．39
2．5．2 鍺材料的應(yīng)用．40
2．6 砷化鎵材料41
2．7 寬禁帶半導(dǎo)體42
2．7．1 射頻應(yīng)用中的寬禁帶
材料．43
2．7．2 光電和照明行業(yè)中的
寬禁帶材料．44
2．8 介電材料44
2．8．1 介電原理．44
2．8．2 高介電材料．46
2．8．3 低介電材料．47
2．9 互連材料48
2．9．1 鋁金屬互連材料48
2．9．2 銅金屬互連材料49
2．9．3 新型金屬互連材料50
2．9．4 碳納米管互連材料51
2．10 半導(dǎo)體發(fā)光材料51
2．10．1 半導(dǎo)體的發(fā)光原理51
2．10．2 常見的半導(dǎo)體發(fā)光
材料．52
2．10．3 發(fā)光二極管．53
2．11 信息存儲(chǔ)材料．54
2．11．1 硅基存儲(chǔ)材料55
2．11．2 磁存儲(chǔ)材料56
2．11．3 阻變存儲(chǔ)材料57
2．11．4 相變存儲(chǔ)材料59
2．11．5 鐵電存儲(chǔ)材料60
本章小結(jié)．61
思考與拓展．62
參考文獻(xiàn)．62
第3 章 集成電路晶體管器件65
3．1 晶體管器件概述．65
3．1．1 晶體管的基本功能65
3．1．2 晶體管的基本結(jié)構(gòu)66
3．1．3 場效應(yīng)晶體管的發(fā)展
歷程．67
3．2 金屬氧化物半導(dǎo)體場
效應(yīng)晶體管技術(shù)67
3．2．1 金屬氧化物半導(dǎo)體場
效應(yīng)晶體管的分類68
3．2．2 金屬氧化物半導(dǎo)體場
效應(yīng)晶體管的結(jié)構(gòu)69
3．2．3 金屬氧化物半導(dǎo)體場
效應(yīng)晶體管的特性70
3．2．4 互補(bǔ)型金屬氧化物
半導(dǎo)體場效應(yīng)晶體管71
3．2．5 按比例縮小定律72
3．2．6 CMOS 工藝變革．73
3．3 絕緣體上晶體管技術(shù)．75
3．3．1 絕緣體上晶體管技術(shù)的
背景．75
3．3．2 絕緣晶圓上硅晶體管
技術(shù)．76
3．3．3 氧化物埋層上硅晶體管
技術(shù)．77
3．3．4 全耗盡型絕緣體上硅
晶體管技術(shù)．78
3．3．5 絕緣體上硅器件的優(yōu)勢
及挑戰(zhàn)．80
3．4 三維晶體管技術(shù)80
3．4．1 超薄體場效應(yīng)晶體管81
3．4．2 多柵場效應(yīng)晶體管81
3．4．3 鰭式場效應(yīng)晶體管83
3．4．4 環(huán)柵場效應(yīng)晶體管85
3．4．5 互補(bǔ)型場效應(yīng)晶體管87
3．5 其他類型晶體管器件．89
3．5．1 高電子遷移率晶體管89
3．5．2 低維材料場效應(yīng)
晶體管．91
3．5．3 自旋邏輯器件．95
3．5．4 隧穿場效應(yīng)晶體管97
本章小結(jié)．98
思考與拓展．99
參考文獻(xiàn)．99
第4 章 集成電路工藝設(shè)備． 104
4．1 集成電路工藝設(shè)備基礎(chǔ)． 104
4．1．1 真空技術(shù)基礎(chǔ)． 104
4．1．2 薄膜技術(shù)基礎(chǔ)． 106
4．1．3 相關(guān)物理和化學(xué)
基礎(chǔ)． 107
4．2 薄膜沉積設(shè)備 109
4．2．1 物理氣相沉積設(shè)備 109
4．2．2 化學(xué)氣相沉積設(shè)備 118
4．2．3 其他薄膜沉積設(shè)備 121
4．3 圖形制作設(shè)備 121
4．3．1 光學(xué)曝光設(shè)備． 122
4．3．2 電子束光刻設(shè)備129
4．3．3 其他圖形制作設(shè)備131
4．4 圖形刻蝕設(shè)備133
4．4．1 常用的圖形轉(zhuǎn)移方法133
4．4．2 反應(yīng)離子刻蝕設(shè)備134
4．4．3 電感耦合等離子體刻蝕
設(shè)備．135
4．4．4 離子束刻蝕設(shè)備136
4．4．5 濕法刻蝕設(shè)備139
4．4．6 其他刻蝕設(shè)備139
4．5 其他集成電路設(shè)備．139
4．5．1 表征設(shè)備140
4．5．2 測試設(shè)備143
4．5．3 擴(kuò)散設(shè)備和離子注入
設(shè)備．145
4．5．4 化學(xué)機(jī)械拋光設(shè)備146
本章小結(jié)．147
思考與拓展．147
參考文獻(xiàn)．147
第5 章 集成電路制造工藝150
5．1 傳統(tǒng)互補(bǔ)型金屬氧化物
半導(dǎo)體制造工藝150
5．1．1 互補(bǔ)型金屬氧化物
半導(dǎo)體制造工藝簡介150
5．1．2 互補(bǔ)型金屬氧化物
半導(dǎo)體制造工藝流程151
5．2 新型互補(bǔ)型金屬氧化物
半導(dǎo)體制造工藝157
5．2．1 絕緣體上硅制備工藝157
5．2．2 鰭式場效應(yīng)晶體管
工藝． 159
5．2．3 環(huán)柵場效應(yīng)晶體管
工藝． 161
5．3 先進(jìn)集成電路制造工藝
技術(shù) 162
5．3．1 多重圖形技術(shù)． 162
5．3．2 混合刻蝕技術(shù)． 165
5．3．3 硅通孔技術(shù)． 167
5．3．4 新型互連線工藝技術(shù) 170
5．4 三維堆疊技術(shù) 170
5．4．1 存儲(chǔ)陣列的三維堆疊
技術(shù)． 171
5．4．2 控制電路和存儲(chǔ)單元
垂直堆疊技術(shù)． 172
5．4．3 Xtacking 堆疊技術(shù) 174
5．4．4 芯粒技術(shù)． 176
本章小結(jié)． 179
思考與拓展． 180
參考文獻(xiàn)． 180
第6 章 大規(guī)模數(shù)字集成電路 182
6．1 數(shù)字集成電路基礎(chǔ) 182
6．1．1 組合邏輯電路與時(shí)序
邏輯電路． 183
6．1．2 同步邏輯電路與異步
邏輯電路． 187
6．1．3 靜態(tài)邏輯電路與動(dòng)態(tài)
邏輯電路． 188
6．2 數(shù)字集成電路設(shè)計(jì)方法概述． 191
6．2．1 基于門陣列的半定制
電路．192
6．2．2 基于標(biāo)準(zhǔn)單元的半定制
電路．194
6．2．3 可重構(gòu)計(jì)算電路195
6．3 中央處理器196
6．3．1 中央處理器的功能和
組成．197
6．3．2 中央處理器的分層模型
與指令集架構(gòu)．199
6．3．3 經(jīng)典指令集架構(gòu)簡介204
6．3．4 中央處理器的發(fā)展
趨勢．210
6．4 圖形處理器211
6．4．1 三維圖形處理流程211
6．4．2 圖形處理器的組成與
架構(gòu)．212
6．4．3 主流圖形處理器簡介214
6．4．4 圖形處理器的發(fā)展
趨勢．215
6．5 類腦計(jì)算芯片216
6．5．1 類腦計(jì)算芯片的發(fā)展
機(jī)遇及挑戰(zhàn)．216
6．5．2 深度學(xué)習(xí)處理器217
6．5．3 神經(jīng)形態(tài)芯片220
6．6 片上系統(tǒng)221
6．6．1 片上系統(tǒng)概述221
6．6．2 可復(fù)用IP 核222
6．6．3 片上系統(tǒng)實(shí)例223
本章小結(jié)． 227
思考與拓展． 227
參考文獻(xiàn)． 227
第7 章 大規(guī)模模擬及通信集成電路 229
7．1 基本模擬集成電路 229
7．1．1 MOSFET 器件放大
原理． 230
7．1．2 運(yùn)算放大器． 231
7．1．3 其他常見模擬集成
電路． 235
7．1．4 模擬集成電路的設(shè)計(jì)
流程． 237
7．1．5 模擬集成電路未來的
發(fā)展與挑戰(zhàn)． 239
7．2 模數(shù)轉(zhuǎn)換器及數(shù)模轉(zhuǎn)換器． 239
7．2．1 模數(shù)轉(zhuǎn)換器． 239
7．2．2 數(shù)模轉(zhuǎn)換器． 242
7．2．3 常用模數(shù)轉(zhuǎn)換器的
分類． 244
7．2．4 模數(shù)轉(zhuǎn)換器的發(fā)展
趨勢． 250
7．3 通信集成電路 251
7．3．1 4G 通信集成電路 252
7．3．2 5G 通信集成電路 255
7．3．3 WiFi 通信集成電路． 260
7．3．4 超寬帶通信集成電路 263
本章小結(jié)． 265
思考與拓展． 266
參考文獻(xiàn)． 266
第8 章 先進(jìn)存儲(chǔ)器技術(shù)269
8．1 存儲(chǔ)器概述269
8．1．1 存儲(chǔ)器的主要指標(biāo)和
架構(gòu)．269
8．1．2 存儲(chǔ)器的分類271
8．2 半導(dǎo)體存儲(chǔ)器271
8．2．1 靜態(tài)隨機(jī)存取存儲(chǔ)器272
8．2．2 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器276
8．2．3 可編程只讀存儲(chǔ)器283
8．2．4 閃速存儲(chǔ)器284
8．3 新型非易失性存儲(chǔ)器．292
8．3．1 磁性隨機(jī)存取存儲(chǔ)器292
8．3．2 阻變隨機(jī)存取存儲(chǔ)器296
8．3．3 相變存儲(chǔ)器298
8．3．4 鐵電隨機(jī)存取存儲(chǔ)器300
8．4 存算一體技術(shù)302
8．4．1 技術(shù)概述303
8．4．2 基于不同邏輯范式的
存算一體技術(shù)．304
8．4．3 基于不同存儲(chǔ)器的存算
一體技術(shù)．308
本章小結(jié)．313
思考與拓展．313
參考文獻(xiàn)．314
第9 章 先進(jìn)傳感器技術(shù)320
9．1 傳感器簡介320
9．1．1 傳感器概述320
9．1．2 傳感器的分類及特點(diǎn)322
9．1．3 常見傳感原理322
9．2 微機(jī)電系統(tǒng)傳感器 325
9．2．1 微機(jī)電系統(tǒng)的定義 325
9．2．2 微機(jī)電系統(tǒng)技術(shù)的發(fā)展
歷史． 326
9．2．3 微機(jī)電系統(tǒng)傳感器的
應(yīng)用領(lǐng)域． 328
9．3 微機(jī)電系統(tǒng)傳感器的設(shè)計(jì)． 330
9．3．1 微機(jī)電系統(tǒng)傳感器的
設(shè)計(jì)理論． 331
9．3．2 微機(jī)電系統(tǒng)傳感器的
設(shè)計(jì)流程與方法． 335
9．3．3 微機(jī)電系統(tǒng)傳感器的
設(shè)計(jì)與仿真軟件． 336
9．4 微機(jī)電系統(tǒng)傳感器的制程． 337
9．4．1 微機(jī)電系統(tǒng)傳感器
材料． 338
9．4．2 微機(jī)電系統(tǒng)傳感器的
加工工藝． 339
9．5 主流物理量傳感器 342
9．5．1 聲學(xué)應(yīng)用：微機(jī)電系統(tǒng)
傳聲器． 342
9．5．2 光學(xué)應(yīng)用：紅外熱電堆
檢測傳感器． 344
9．5．3 電學(xué)應(yīng)用：微機(jī)電系統(tǒng)
慣性傳感器． 345
9．5．4 磁學(xué)應(yīng)用：磁學(xué)
傳感器． 347
9．5．5 多物理量融合：多軸
傳感器． 350
9．6 新型傳感器技術(shù)．351
9．6．1 微機(jī)電系統(tǒng)激光雷達(dá)352
9．6．2 醫(yī)工交叉?zhèn)鞲衅?52
本章小結(jié)．355
思考與拓展．356
參考文獻(xiàn)．356
第 10 章 集成電路電子設(shè)計(jì)自動(dòng)化
技術(shù)．359
10．1 電子設(shè)計(jì)自動(dòng)化技術(shù)簡介．360
10．1．1 電子設(shè)計(jì)自動(dòng)化技術(shù)
的起源．360
10．1．2 電子設(shè)計(jì)自動(dòng)化技術(shù)
的發(fā)展現(xiàn)狀．361
10．1．3 常用工具及分類363
10．2 模擬集成電路設(shè)計(jì)自動(dòng)化．364
10．2．1 庫文件與器件模型365
10．2．2 電路設(shè)計(jì)與仿真368
10．2．3 版圖設(shè)計(jì)與驗(yàn)證370
10．3 數(shù)字集成電路設(shè)計(jì)自動(dòng)化．376
10．3．1 設(shè)計(jì)流程概述377
10．3．2 RTL 設(shè)計(jì)．378
10．3．3 邏輯綜合380
10．3．4 物理設(shè)計(jì)381
10．4 基于人工智能的EDA
技術(shù)389
本章小結(jié)．390
思考與拓展．390
參考文獻(xiàn)．390
縮略語表．393