數(shù)字IC設(shè)計(jì)入門（微課視頻版）

定　價(jià)：￥109.00

作　者：	白櫟旸
出版社：	清華大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥81.70)

ISBN：	9787302635031	出版時(shí)間：	2023-09-01	包裝：	平裝-膠訂
開本：	16開	頁數(shù)：		字?jǐn)?shù)：

內(nèi)容簡介

　　本書旨在向廣大有志于投身芯片設(shè)計(jì)行業(yè)的人士及正在從事芯片設(shè)計(jì)的工程師普及芯片設(shè)計(jì)知識和工作方法，使其更加了解芯片行業(yè)的分工與動(dòng)向。本書共分9個(gè)章節(jié)，從多角度透視芯片設(shè)計(jì)，特別是數(shù)字芯片設(shè)計(jì)的流程、工具、設(shè)計(jì)方法、仿真方法等環(huán)節(jié)。憑借作者多年業(yè)內(nèi)經(jīng)驗(yàn)，針對IC新人關(guān)心的諸多問題，為其提供了提升個(gè)人能力，選擇職業(yè)方向的具體指導(dǎo)。本書第1章是對IC設(shè)計(jì)行業(yè)的整體概述，并解答了IC新人普遍關(guān)心的若干問題。第2章和第3章分別對數(shù)字IC的設(shè)計(jì)方法和仿真驗(yàn)證方法進(jìn)行了詳細(xì)闡述，力圖介紹實(shí)用、規(guī)范的設(shè)計(jì)和仿真方法，避免了Verilog語法書中簡單的語法堆砌及填鴨式的灌輸。第4章是在前兩章的基礎(chǔ)上，通過實(shí)例進(jìn)一步闡述設(shè)計(jì)方法中的精髓。第5章詳細(xì)介紹了作為當(dāng)今數(shù)字芯片主流的SoC芯片架構(gòu)和設(shè)計(jì)方法，并對比了非SoC架構(gòu)的設(shè)計(jì)，無論對SoC芯片還是非SoC芯片設(shè)計(jì)都極具參考價(jià)值。第6章介紹了3種常用的通信接口協(xié)議，同時(shí)也可以作為IC設(shè)計(jì)方法的總結(jié)和練習(xí)。第7章介紹了數(shù)字IC設(shè)計(jì)必須具備的電路綜合知識和時(shí)序約束知識。第8章對數(shù)字IC設(shè)計(jì)中常用工具及其操作方法進(jìn)行了介紹，能夠幫助新人快速上手。第9章總結(jié)歸納了一些學(xué)習(xí)數(shù)字IC設(shè)計(jì)的方法及如何進(jìn)行職業(yè)發(fā)展方向的規(guī)劃等熱點(diǎn)問題。書中的一些重點(diǎn)內(nèi)容和實(shí)操環(huán)境，都配有視頻予以詳細(xì)講解，能夠幫助讀者更深入地掌握書中內(nèi)容。本書可作為數(shù)字芯片設(shè)計(jì)的科普書，供希望進(jìn)入該行業(yè)的人士或希望了解芯片界動(dòng)向的人力資源行業(yè)人士及芯片創(chuàng)業(yè)者閱讀。也可作為技術(shù)參考書，供學(xué)習(xí)和從事設(shè)計(jì)的學(xué)生和工程師閱讀。

作者簡介

　　白櫟旸，廈門大學(xué)通信系碩士，芯片設(shè)計(jì)與算法工程師，WiFi芯片算法負(fù)責(zé)人。先后供職于多家國內(nèi)知名芯片公司和創(chuàng)業(yè)團(tuán)隊(duì)，從事數(shù)字電路架構(gòu)和算法設(shè)計(jì)工作，具有豐富的數(shù)字設(shè)計(jì)經(jīng)驗(yàn)和算法經(jīng)驗(yàn)，以及長期與模擬設(shè)計(jì)團(tuán)隊(duì)聯(lián)合設(shè)計(jì)數(shù)?；旌想娐返慕?jīng)驗(yàn)，擅長射頻電路相關(guān)數(shù)字校準(zhǔn)算法設(shè)計(jì)及SoC芯片的架構(gòu)設(shè)計(jì)，主持研發(fā)的芯片累積產(chǎn)量已達(dá)上億顆。作為第一發(fā)明人已獲授權(quán)的國家發(fā)明專利共4項(xiàng)。移知課程“從算法到RTL實(shí)現(xiàn)”主講人。

圖書目錄

目錄

本書源代碼
第1章IC設(shè)計(jì)行業(yè)概述
1.1IC設(shè)計(jì)公司的分類
1.2數(shù)字IC設(shè)計(jì)流程
1.3模擬IC設(shè)計(jì)流程
1.4芯片整體規(guī)劃
1.5IC設(shè)計(jì)工具
1.6IC設(shè)計(jì)公司的分工和職位
1.7選擇設(shè)計(jì)還是驗(yàn)證
1.8模擬IC設(shè)計(jì)與數(shù)字IC設(shè)計(jì)的區(qū)別
1.9數(shù)字IC設(shè)計(jì)與FPGA開發(fā)的區(qū)別
1.10芯片設(shè)計(jì)的未來發(fā)展趨勢
1.11關(guān)于本書描述方法的約定
第2章基于Verilog的數(shù)字IC設(shè)計(jì)方法（162min）
2.1數(shù)字器件與Verilog語法的關(guān)系
2.2可綜合的Verilog設(shè)計(jì)語法
2.3對寄存器的深度解讀
2.4阻塞與非阻塞賦值的區(qū)別
2.5組合邏輯的表達(dá)方式
2.6組合邏輯中的選擇器
2.7Verilog中的for循環(huán)
2.8邏輯運(yùn)算符號優(yōu)先級
2.9組合邏輯與時(shí)序邏輯混合表達(dá)
2.10Verilog中數(shù)值的表示方法
2.11信號的狀態(tài)類型
2.12電平信號與脈沖信號
2.13對信號打拍就是保留歷史的記憶
2.14驅(qū)動(dòng)和負(fù)載
2.15Verilog中模塊和信號的聲明方式及模塊例化方法
2.16Verilog的注釋和換行方法
2.17帶參數(shù)的Verilog
2.18Verilog中的宏定義
2.19function的使用
2.20狀態(tài)機(jī)設(shè)計(jì)
2.21電路的時(shí)序
2.22流水線設(shè)計(jì)方法
2.23跨時(shí)鐘域異步處理方法
2.24時(shí)鐘和復(fù)位信號的起源
2.25異步復(fù)位同步釋放原則
2.26無毛刺的時(shí)鐘切換電路
2.27組合環(huán)
2.28RTL的前向設(shè)計(jì)法和后向設(shè)計(jì)法
2.29自頂向下的設(shè)計(jì)和自底向上的設(shè)計(jì)
2.30原理圖和時(shí)序圖
2.31在時(shí)序邏輯和組合邏輯之間選擇
2.32signed聲明的妙用
2.33數(shù)字邏輯中浮點(diǎn)數(shù)值的定點(diǎn)化方法
2.34運(yùn)算的溢出與保護(hù)
2.35在RTL中插入DFT的方法
2.36需要進(jìn)行元器件例化的幾種情況
2.37對于大的扇入和扇出的處理
2.38低功耗設(shè)計(jì)方法
2.39用IP“攢”一顆芯片
2.40設(shè)計(jì)規(guī)范和習(xí)慣
2.41數(shù)字電路的布局布線流程簡介
第3章仿真方法（112min）
3.1設(shè)計(jì)者仿真與驗(yàn)證工作的區(qū)別
3.2仿真平臺(tái)的一般架構(gòu)
3.3Verilog和System Verilog
3.4Testbench文件的基本結(jié)構(gòu)
3.5時(shí)鐘和復(fù)位的產(chǎn)生
3.6靈活的等待方式
3.7信號類型的擴(kuò)展和強(qiáng)制轉(zhuǎn)換
3.8log的打印
3.9內(nèi)建功能函數(shù)
3.10仿真器也會(huì)出錯(cuò)
3.11前仿中的真相與假象
3.12從DUT中直接獲取信號
3.13數(shù)據(jù)預(yù)讀取
3.14將仿真數(shù)據(jù)以文本形式輸出
3.15并行處理的方法
3.16建立模型的方法
3.17task的使用
3.18雙向驅(qū)動(dòng)線的處理
3.19靈活的數(shù)組尋址
3.20通過腳本控制TB行為
3.21下載波形的語句
3.22VCS工具的仿真設(shè)置
3.23ModelSim工具的仿真設(shè)置
3.24Incisive工具的仿真設(shè)置
3.25隨機(jī)數(shù)
3.26后仿設(shè)置
3.27仿真案例的管理方法
3.28覆蓋率統(tǒng)計(jì)
3.29學(xué)會(huì)Debug思維
3.30驗(yàn)證方法學(xué)簡介
3.31斷言簡介
3.32仿真和實(shí)驗(yàn)
第4章基礎(chǔ)模塊設(shè)計(jì)舉例（83min）
4.1計(jì)數(shù)器的設(shè)計(jì)
4.2同步FIFO的設(shè)計(jì)
4.3異步FIFO的設(shè)計(jì)
第5章SoC芯片設(shè)計(jì)（164min）
5.1SoC架構(gòu)
5.2關(guān)于CPU的一些概念
5.3簡單SoC結(jié)構(gòu)及存儲(chǔ)器類型
5.4SoC芯片中常用的外圍設(shè)備
5.5SoC內(nèi)部程序的運(yùn)行過程
5.6程序的分散加載
5.7SoC芯片程序的燒寫方式
5.8SoC芯片的參數(shù)校準(zhǔn)
5.9SoC芯片的上電異常保護(hù)
5.10ARM CortexM0介紹
5.11中斷機(jī)制
5.12SCS配置
5.13ARM CortexM0的集成
5.14通過軟件驗(yàn)證設(shè)計(jì)
5.15產(chǎn)品級芯片集成
5.16AHB總線協(xié)議
5.17AHB設(shè)備的設(shè)計(jì)
5.18APB總線協(xié)議
5.19APB設(shè)備的設(shè)計(jì)
5.20SoC芯片時(shí)鐘與復(fù)位信號的設(shè)計(jì)
5.21SoC芯片的休眠策略設(shè)計(jì)
5.22SysTick的集成和使用
5.23非SoC架構(gòu)的芯片
第6章簡單接口協(xié)議及設(shè)計(jì)（72min）
6.1SPI
6.2I2C
6.3UART
第7章綜合環(huán)境的搭建和時(shí)序約束（141min）
7.1TCL基本語法
7.2綜合環(huán)境的搭建
7.3時(shí)序分析基礎(chǔ)
7.4時(shí)序約束
7.5綜合時(shí)序分析與后端時(shí)序分析的異同
第8章設(shè)計(jì)工具介紹（15min）
8.1Gvim
8.2Spyglass
8.3Formality
8.4Perl
第9章數(shù)字IC工程師的成長與提高
9.1學(xué)習(xí)方法
9.2選擇合適的方向
9.3數(shù)字工程師與模擬工程師的協(xié)作
9.4數(shù)字工程師與軟件工程師的協(xié)作
9.5寫在最后