脈沖數(shù)字電路

第1章 脈沖基礎(chǔ)知識(shí)、數(shù)制與碼制\t1
1．1 數(shù)字電路概述、脈沖基礎(chǔ)知識(shí)\t1
1．1．1 數(shù)字信號(hào)與數(shù)字電路\t1
1．1．2 數(shù)字電路的特點(diǎn)與分類(lèi)\t1
1．1．3 脈沖基礎(chǔ)知識(shí)\t2
1．2 RC波形變換電路\t3
1．2．1 微分電路\t3
1．2．2 積分電路\t4
▲1．2．3 脈沖分壓器\t5
1．3 晶體管的開(kāi)關(guān)特性\t6
1．3．1 二極管的開(kāi)關(guān)特性\t6
▲1．3．2 三極管的開(kāi)關(guān)特性\t7
1．3．3 場(chǎng)效應(yīng)管的開(kāi)關(guān)特性\t9
1．4 數(shù)制及其轉(zhuǎn)換\t10
1．4．1 數(shù)制\t10
1．4．2 數(shù)制間的轉(zhuǎn)換\t12
1．5 碼制\t13
1．5．1 BCD碼\t13
1．5．2 可靠性代碼\t14
▲1．6 脈沖基礎(chǔ)知識(shí)、數(shù)制與碼制同步練習(xí)題\t15
第2章 邏輯代數(shù)的運(yùn)算與邏輯門(mén)電路\t18
2．1 邏輯代數(shù)的運(yùn)算\t18
2．1．1 邏輯代數(shù)的基本運(yùn)算\t18
2．1．2 邏輯代數(shù)的復(fù)合運(yùn)算\t20
2．1．3 正、負(fù)邏輯與高、低電平\t22
2．2 邏輯代數(shù)的基本定律和規(guī)則\t23
2．2．1 邏輯函數(shù)及其相等和相反的概念\t23
2．2．2 邏輯代數(shù)的基本公式、基本定律和常用公式\t24
2．2．3 邏輯代數(shù)的三項(xiàng)規(guī)則\t25
2．3 邏輯函數(shù)的表達(dá)式\t26
2．3．1 邏輯函數(shù)的表達(dá)式\t26
2．3．2 邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式\t27
2．4 邏輯函數(shù)的化簡(jiǎn)\t29
2．4．1 邏輯函數(shù)的最簡(jiǎn)表達(dá)式\t29
▲2．4．2 邏輯函數(shù)化簡(jiǎn)的方法\t29
2．5 邏輯函數(shù)表示方法及其相互轉(zhuǎn)換\t38
2．5．1 邏輯函數(shù)表示方法之間的轉(zhuǎn)換\t39
▲2．5．2 邏輯代數(shù)在邏輯電路中的應(yīng)用\t41
2．6 分立元件門(mén)電路\t42
2．6．1 二極管與門(mén)\t42
2．6．2 二極管或門(mén)\t43
2．6．3 非門(mén)\t43
2．6．4 電控門(mén)原理及其應(yīng)用實(shí)例\t44
2．7 TTL集成門(mén)電路\t45
2．7．1 TTL與非門(mén)\t46
2．7．2 TTL門(mén)電路的其他類(lèi)型\t49
2．7．3 TTL集成門(mén)電路的使用注意事項(xiàng)\t53
▲2．7．4 TTL集成門(mén)電路解題實(shí)例\t54
2．8 CMOS集成門(mén)電路\t54
2．8．1 CMOS集成門(mén)電路的種類(lèi)與工作原理\t55
2．8．2 部分常用CMOS集成門(mén)電路芯片簡(jiǎn)介\t57
2．8．3 CMOS集成門(mén)電路多余輸入端的處理辦法\t58
▲2．9 邏輯代數(shù)與邏輯門(mén)電路同步練習(xí)題\t58
第3章 組合邏輯電路\t65
3．1 組合邏輯電路的特點(diǎn)和分析方法\t65
3．1．1 組合邏輯電路結(jié)構(gòu)方框圖\t65
3．1．2 組合邏輯電路的特點(diǎn)和分析方法\t66
3．1．3 組合邏輯電路分析實(shí)例\t66
3．2 小規(guī)模集成電路實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)\t68
3．2．1 用小規(guī)模集成電路設(shè)計(jì)組合邏輯電路的六種方案\t68
3．2．2 小規(guī)模集成電路設(shè)計(jì)組合邏輯電路的步驟\t68
▲3．2．3 小規(guī)模集成電路設(shè)計(jì)組合邏輯電路實(shí)例\t69
3．3 半加器和全加器\t73
3．3．1 半加器\t73
3．3．2 全加器\t73
3．3．3 加法器\t74
▲3．3．4 加法器的應(yīng)用實(shí)例\t75
3．4 編碼器和優(yōu)先編碼器\t75
3．4．1 二進(jìn)制編碼器\t75
3．4．2 二-十進(jìn)制編碼器（8421 BCD碼編碼器）\t76
3．4．3 優(yōu)先編碼器\t77
3．5 譯碼器、數(shù)碼顯示器\t79
3．5．1 二進(jìn)制譯碼器\t79
3．5．2 二-十進(jìn)制譯碼器（8421 BCD譯碼器）\t80
▲3．5．3 顯示譯碼器\t81
▲3．5．4 集成譯碼器簡(jiǎn)介與應(yīng)用實(shí)例\t82
3．6 數(shù)碼比較器\t87
3．6．1 同比較器\t87
3．6．2 數(shù)值比較器\t87
▲3．6．3 集成數(shù)值比較器簡(jiǎn)介與應(yīng)用實(shí)例\t88
3．7 數(shù)據(jù)選擇器與分配器\t89
3．7．1 數(shù)據(jù)選擇器\t89
▲3．7．2 數(shù)據(jù)選擇器應(yīng)用實(shí)例\t91
3．7．3 數(shù)據(jù)分配器\t93
3．7．4 數(shù)據(jù)分配器應(yīng)用實(shí)例\t94
3．8 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)\t95
3．8．1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因與競(jìng)爭(zhēng)冒險(xiǎn)的類(lèi)型\t95
▲3．8．2 組合邏輯電路競(jìng)爭(zhēng)冒險(xiǎn)的檢查與消除實(shí)例\t96
3．9 組合邏輯電路同步練習(xí)題\t97
第4章 集成觸發(fā)器\t104
4．1 基本RS觸發(fā)器\t104
4．1．1 邏輯功能分析\t105
▲4．1．2 邏輯功能描述\t105
4．1．3 集成基本RS觸發(fā)器簡(jiǎn)介與應(yīng)用實(shí)例\t108
4．2 同步觸發(fā)器\t109
▲4．2．1 同步RS觸發(fā)器\t109
4．2．2 同步JK觸發(fā)器\t111
4．2．3 同步D觸發(fā)器\t112
4．2．4 同步觸發(fā)器的空翻\t113
4．2．5 集成同步D觸發(fā)器簡(jiǎn)介\t113
4．3 主從觸發(fā)器\t114
▲4．3．1 主從RS觸發(fā)器\t114
▲4．3．2 主從JK觸發(fā)器\t115
4．3．3 集成主從JK觸發(fā)器74LS76、74LS72簡(jiǎn)介\t117
4．4 邊沿觸發(fā)器\t118
▲4．4．1 邊沿觸發(fā)器的觸發(fā)特性\t118
4．4．2 T和T＇ 觸發(fā)器\t119
4．5 集成觸發(fā)器的應(yīng)用\t120
4．5．1 常用集成觸發(fā)器簡(jiǎn)介\t120
4．5．2 集成觸發(fā)器應(yīng)用舉例\t121
4．6 集成觸發(fā)器同步練習(xí)題\t123
第5章 時(shí)序邏輯電路\t129
5．1 時(shí)序邏輯電路的特點(diǎn)和分析方法\t129
5．1．1 時(shí)序邏輯電路概述\t129
▲5．1．2 時(shí)序邏輯電路的分析方法\t130
5．2 同步計(jì)數(shù)器\t132
▲5．2．1 同步二進(jìn)制計(jì)數(shù)器\t133
5．2．2 同步非二進(jìn)制計(jì)數(shù)器\t137
5．3 異步計(jì)數(shù)器\t140
5．3．1 異步二進(jìn)制計(jì)數(shù)器\t140
5．3．2 異步非二進(jìn)制計(jì)數(shù)器\t141
5．4 寄存器及其應(yīng)用\t145
5．4．1 數(shù)碼寄存器\t145
▲5．4．2 移位寄存器\t145
▲5．4．3 寄存器的應(yīng)用實(shí)例\t147
5．5 集成計(jì)數(shù)器的應(yīng)用\t150
▲5．5．1 構(gòu)成N進(jìn)制計(jì)數(shù)器\t150
▲5．5．2 構(gòu)成順序脈沖發(fā)生器\t153
5．5．3 構(gòu)成數(shù)字頻率計(jì)\t155
5．5．4 構(gòu)成數(shù)字顯示時(shí)鐘\t155
▲5．6 時(shí)序邏輯電路同步練習(xí)題\t160
第6章 脈沖的產(chǎn)生與整形\t166
6．1 555定時(shí)器\t166
6．1．1 555定時(shí)器的電路結(jié)構(gòu)\t166
6．1．2 CC7555定時(shí)器邏輯功能\t167
6．2 單穩(wěn)態(tài)觸發(fā)器\t168
▲6．2．1 TTL門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器\t168
6．2．2 555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器\t170
6．2．3 集成單穩(wěn)態(tài)觸發(fā)器簡(jiǎn)介\t171
▲6．2．4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用\t173
6．3 多諧振蕩器\t174
▲6．3．1 門(mén)電路構(gòu)成多諧振蕩器\t174
▲6．3．2 CC7555定時(shí)器構(gòu)成多諧振蕩器\t177
6．4 施密特觸發(fā)器\t179
6．4．1 由TTL門(mén)電路構(gòu)成的施密特觸發(fā)器\t180
6．4．2 由555定時(shí)器構(gòu)成的施密特觸發(fā)器\t181
6．4．3 集成施密特觸發(fā)器\t182
▲6．4．4 施密特觸發(fā)器應(yīng)用實(shí)例\t182
▲6．5 脈沖的產(chǎn)生與整形同步練習(xí)題\t185
第7章 數(shù)/模、模/數(shù)轉(zhuǎn)換器與半導(dǎo)體存儲(chǔ)器\t188
7．1 數(shù)/模轉(zhuǎn)換器\t188
7．1．1 DAC的基本原理\t189
7．1．2 DAC的主要技術(shù)指標(biāo)\t189
▲7．1．3 常用DAC基本電路\t190
7．1．4 集成DAC及其應(yīng)用\t193
7．2 模/數(shù)轉(zhuǎn)換器\t195
7．2．1 ADC的基本原理\t195
7．2．2 ADC的主要技術(shù)指標(biāo)\t197
7．2．3 常用ADC基本類(lèi)型\t198
7．2．4 集成ADC及其應(yīng)用\t200
7．3 半導(dǎo)體存儲(chǔ)器簡(jiǎn)介\t201
▲7．3．1 RAM\t202
7．3．2 ROM\t204
▲7．4 數(shù)/模、模/數(shù)轉(zhuǎn)換器與半導(dǎo)體存儲(chǔ)器同步練習(xí)題\t205
實(shí)驗(yàn)/實(shí)訓(xùn)教學(xué)模塊
項(xiàng)目1 集成邏輯門(mén)電路邏輯功能測(cè)試\t209
項(xiàng)目2 三態(tài)門(mén)、OC門(mén)功能測(cè)試及應(yīng)用\t212
項(xiàng)目3 電控邏輯門(mén)邏輯功能測(cè)試\t215
項(xiàng)目4 組合邏輯集成電路功能測(cè)試\t218
*項(xiàng)目5 聲光兩控智能燈電路的制作\t223
*項(xiàng)目6 四地同控一盞燈電路的制作\t226
*項(xiàng)目7 病房?jī)?yōu)先呼叫控制電路的制作\t229
項(xiàng)目8 集成觸發(fā)器邏輯功能測(cè)試\t231
項(xiàng)目9 集成計(jì)數(shù)器、移位寄存器邏輯功能測(cè)試\t234
*項(xiàng)目10 10路循環(huán)追燈控制電路的制作\t237
*項(xiàng)目11 可編程8位序列信號(hào)發(fā)生器的制作\t239
*項(xiàng)目12 數(shù)字顯示時(shí)鐘的制作與調(diào)試\t241
參考文獻(xiàn)\t247