數(shù)字邏輯（第4版）

前言 \n
\n
\n
\n
\n
第1章數(shù)字邏輯基礎 \n
\n
11概述 \n
\n
111數(shù)字邏輯研究的對象及方法 \n
\n
112數(shù)字電路的發(fā)展 \n
\n
113數(shù)字電路的分類 \n
\n
12數(shù)制及其轉(zhuǎn)換 \n
\n
121進位計數(shù)制 \n
\n
122數(shù)制轉(zhuǎn)換 \n
\n
13帶符號數(shù)的代碼表示 \n
\n
131原碼及其運算 \n
\n
132反碼及其運算 \n
\n
133補碼及其運算 \n
\n
134符號位擴展 \n
\n
14數(shù)的定點與浮點表示 \n
\n
15數(shù)碼和字符的編碼 \n
\n
151BCD編碼 \n
\n
152可靠性編碼 \n
\n
153字符編碼 \n
\n
16本章小結(jié) \n
\n
17習題 \n
\n
第2章邏輯代數(shù)基礎 \n
\n
21邏輯代數(shù)的基本概念 \n
\n
211邏輯代數(shù)的定義 \n
\n
212邏輯代數(shù)的基本運算 \n
\n
213邏輯代數(shù)的復合運算 \n
\n
214邏輯函數(shù)的表示法及邏輯函數(shù)間的相等 \n
\n
22邏輯代數(shù)的基本定律、規(guī)則和常用公式 \n
\n
221基本定律 \n
\n
222重要規(guī)則 \n
\n
23邏輯函數(shù)表達式的形式與轉(zhuǎn)換 \n
\n
231邏輯函數(shù)表達式的基本形式 \n
\n
232邏輯函數(shù)表達式的標準形式 \n
\n
233邏輯函數(shù)表達式的轉(zhuǎn)換 \n
\n
24邏輯函數(shù)的化簡 \n
\n
241代數(shù)化簡法 \n
\n
242卡諾圖化簡法 \n
\n
243包含無關(guān)項的邏輯函數(shù)的化簡 \n
\n
244多輸出邏輯函數(shù)的化簡 \n
\n
25本章小結(jié) \n
\n
26習題 \n
\n
第3章集成門電路 \n
\n
31正邏輯和負邏輯 \n
\n
32分立元件門電路 \n
\n
321與門 \n
\n
322或門 \n
\n
323非門 \n
\n
33TTL邏輯門電路 \n
\n
331TTL與非門 \n
\n
332TTL邏輯門的外特性 \n
\n
333集電極開路輸出門（OC門） \n
\n
334三態(tài)輸出門（TS門） \n
\n
34CMOS 集成邏輯門電路 \n
\n
341CMOS反相器（非門） \n
\n
342CMOS與非門 \n
\n
343CMOS或非門 \n
\n
344CMOS 三態(tài)非門 \n
\n
345CMOS漏極開路輸出門（OD門） \n
\n
346CMOS傳輸門 \n
\n
35TTL和CMOS之間的接口電路 \n
\n
351用TTL門驅(qū)動CMOS門 \n
\n
352用CMOS門驅(qū)動TTL門 \n
\n
36本章小結(jié) \n
\n
37習題 \n
\n
\n
\n
第4章組合邏輯電路 \n
\n
41組合邏輯電路的基本概念 \n
\n
42組合邏輯電路的分析 \n
\n
421組合電路分析方法 \n
\n
422組合電路分析示例 \n
\n
43組合邏輯電路的設計 \n
\n
431組合電路設計方法 \n
\n
432組合電路的設計示例 \n
\n
433組合邏輯電路設計的優(yōu)化問題 \n
\n
44經(jīng)典邏輯運算電路 \n
\n
441半加器 \n
\n
442全加器 \n
\n
443全減器 \n
\n
45代碼轉(zhuǎn)換電路 \n
\n
451代碼轉(zhuǎn)換電路的設計 \n
\n
452代碼轉(zhuǎn)換電路的應用 \n
\n
46數(shù)值比較電路 \n
\n
4611位數(shù)值比較器 \n
\n
4624位數(shù)值比較器 \n
\n
463集成比較器的應用 \n
\n
47編碼器和譯碼器 \n
\n
471編碼器的設計 \n
\n
472編碼器的應用 \n
\n
473譯碼器的設計 \n
\n
474譯碼器的應用 \n
\n
48數(shù)據(jù)選擇器和數(shù)據(jù)分配器 \n
\n
481數(shù)據(jù)選擇器的設計 \n
\n
482數(shù)據(jù)選擇器的應用 \n
\n
483數(shù)據(jù)分配器的設計 \n
\n
484數(shù)據(jù)分配器的應用 \n
\n
49競爭和冒險 \n
\n
491競爭和冒險現(xiàn)象 \n
\n
492險象的判定 \n
\n
493險象的消除和減弱 \n
\n
\n
\n
410組合邏輯電路的應用實例 \n
\n
4101用全加器將2位8421BCD碼變換成二進制代碼 \n
\n
4102數(shù)據(jù)傳輸系統(tǒng) \n
\n
411本章小結(jié) \n
\n
412習題 \n
\n
第5章觸發(fā)器 \n
\n
51觸發(fā)器的基本概念 \n
\n
511觸發(fā)器的電路結(jié)構(gòu)和特點 \n
\n
512觸發(fā)器的邏輯功能和分類 \n
\n
52RS觸發(fā)器 \n
\n
521用與非門構(gòu)成的基本RS觸發(fā)器 \n
\n
522用或非門構(gòu)成的基本RS觸發(fā)器 \n
\n
523鐘控RS觸發(fā)器 \n
\n
524主從RS觸發(fā)器 \n
\n
53D觸發(fā)器 \n
\n
531鐘控(電平型)D觸發(fā)器 \n
\n
532邊沿(維持-阻塞)D觸發(fā)器 \n
\n
54JK觸發(fā)器 \n
\n
541鐘控JK觸發(fā)器 \n
\n
542主從JK觸發(fā)器 \n
\n
543邊沿JK觸發(fā)器 \n
\n
55集成觸發(fā)器 \n
\n
551集成D觸發(fā)器 \n
\n
552集成JK觸發(fā)器 \n
\n
553集成T觸發(fā)器 \n
\n
554集成T′觸發(fā)器(翻轉(zhuǎn)觸發(fā)器) \n
\n
56觸發(fā)器的時間參數(shù) \n
\n
561觸發(fā)器的靜態(tài)參數(shù) \n
\n
562觸發(fā)器的動態(tài)參數(shù) \n
\n
57不同類型觸發(fā)器的轉(zhuǎn)換 \n
\n
571JK觸發(fā)器轉(zhuǎn)換為D、T、T′和RS觸發(fā)器 \n
\n
572D觸發(fā)器轉(zhuǎn)換為JK、T、T′和RS觸發(fā)器 \n
\n
58觸發(fā)器的應用實例 \n
\n
581消顫開關(guān) \n
\n
582分頻和雙相時鐘的產(chǎn)生 \n
\n
583異步脈沖同步化 \n
\n
59本章小結(jié) \n
\n
510習題 \n
\n
第6章同步時序邏輯電路 \n
\n
61時序邏輯電路的基本概念 \n
\n
611時序邏輯電路結(jié)構(gòu) \n
\n
612時序邏輯電路分類 \n
\n
62同步時序邏輯電路的分析 \n
\n
621時序邏輯電路表示方法 \n
\n
622分析方法和步驟 \n
\n
623分析舉例 \n
\n
63同步時序邏輯電路的設計 \n
\n
631設計方法和步驟 \n
\n
632狀態(tài)圖和狀態(tài)表 \n
\n
633狀態(tài)化簡方法 \n
\n
\n
\n
\n
634狀態(tài)分配及編碼 \n
\n
64典型同步時序邏輯電路設計 \n
\n
641 串行序列檢測器 \n
\n
642代碼檢測器 \n
\n
643計數(shù)器 \n
\n
644寄存器 \n
\n
645移位寄存器型計數(shù)器 \n
\n
65典型同步時序邏輯電路集成芯片的應用 \n
\n
651集成計數(shù)器及其應用 \n
\n
652集成寄存器及其應用 \n
\n
66同步時序邏輯電路的應用實例 \n
\n
661計數(shù)器用作分頻器 \n
\n
662計數(shù)型序列信號發(fā)生器 \n
\n
67本章小結(jié) \n
\n
68習題 \n
\n
第7章異步時序邏輯電路