Verilog HDL與CPLD/FPGA項(xiàng)目開(kāi)發(fā)教程（第3版）

　　本書(shū)按照基于工作過(guò)程的以“項(xiàng)目”為載體的教學(xué)模式的思路進(jìn)行編寫(xiě)，項(xiàng)目載體來(lái)源于企業(yè)，“項(xiàng)目”選取以具有直觀、生動(dòng)、有趣、實(shí)用為原則，并遵循有易到難、有簡(jiǎn)單到綜合的學(xué)習(xí)規(guī)律。本書(shū)的上篇，主要是以入門(mén)為主，以簡(jiǎn)單、有趣的案例將讀者引入門(mén)，Verilog HDL的基本語(yǔ)法知識(shí)基本上都分解到項(xiàng)目任務(wù)中去。下篇均以單元項(xiàng)目和綜合項(xiàng)目為載體，側(cè)重基于Verilog HDL的電子系統(tǒng)的設(shè)計(jì)方法和編程能力的鍛煉，并將理論與實(shí)際應(yīng)用密切相結(jié)合，加強(qiáng)學(xué)生動(dòng)手編程能力的培養(yǎng)，充分利用項(xiàng)目載體來(lái)學(xué)習(xí)Verilog HDL，從而掌握可編程邏輯器件開(kāi)發(fā)技術(shù)。

　　聶章龍，常州信息職業(yè)技術(shù)學(xué)院教授。研究方向：嵌入式技術(shù)。2016年江蘇省“333高層次人才培養(yǎng)工程”第三層次培養(yǎng)對(duì)象，江蘇省2012年度高校“青藍(lán)工程”優(yōu)秀青年骨干教師培養(yǎng)對(duì)象，2014年江蘇省經(jīng)信委委屬院校教學(xué)名師，2017年江蘇省經(jīng)信委委屬院校優(yōu)秀教學(xué)團(tuán)隊(duì)帶頭人。曾主持6項(xiàng)市級(jí)以上教改課題，主編江蘇省高等學(xué)校精品教材1部，主編江蘇省高等學(xué)校重點(diǎn)教材1部，出版專(zhuān)著1部，以第一作者發(fā)表教學(xué)科研論文20多篇，其中SCI收錄2篇，EI收錄3篇，中文核心期刊3篇，授權(quán)國(guó)家專(zhuān)利20多件。指導(dǎo)學(xué)生獲省級(jí)以上獎(jiǎng)項(xiàng)40多項(xiàng)。主要擔(dān)任《可編程邏輯器件開(kāi)應(yīng)用》、《智能電子產(chǎn)品綜合項(xiàng)目實(shí)踐》等課程的教學(xué)工作。