數(shù)字電路與邏輯設(shè)計（第二版）

第1章數(shù)字邏輯基礎(chǔ)(1) \n
1.1概述(1) \n
1.2數(shù)制和代碼(1) \n
1.2.1十進制數(shù)和二進制數(shù)(1) \n
1.2.2十六進制和八進制(2) \n
1.2.3不同進制數(shù)之間的轉(zhuǎn)換(3) \n
1.2.4二進制符號數(shù)的表示法(6) \n
1.2.5二進制代碼(7) \n
1.3邏輯運算(9) \n
1.3.1基本邏輯運算(10) \n
1.3.2復合邏輯運算(11) \n
1.3.3正負邏輯問題(12) \n
1.4邏輯門電路(14) \n
1.4.1半導體的開關(guān)特性(14) \n
1.4.2簡單門電路(17) \n
1.4.3TTL集成門電路(18) \n
1.4.4CMOS集成門電路(26) \n
1.5邏輯函數(shù)的化簡法(27) \n
1.5.1基本公式和定律(28) \n
1.5.2基本運算規(guī)則(31) \n
1.5.3邏輯函數(shù)代數(shù)法化簡(32) \n
1.6邏輯函數(shù)的卡諾圖化簡法(34) \n
1.6.1*小項的定義及其性質(zhì)(34) \n
1.6.2卡諾圖(35) \n
1.6.3邏輯函數(shù)的卡諾圖表示(37) \n
1.6.4邏輯函數(shù)卡諾圖化簡(37) \n
1.6.5具有約束的邏輯函數(shù)化簡(39) \n
1.7邏輯函數(shù)的描述方法及轉(zhuǎn)換(41) \n
1.7.1邏輯函數(shù)的描述方法(41) \n
1.7.2幾種描述方法之間的轉(zhuǎn)換(43) \n
本章小結(jié)(45) \n
習題1(45) \n
第2章Verilog HDL語法基礎(chǔ)(50) \n
2.1Verilog HDL程序的基本結(jié)構(gòu)(50) \n
2.1.1Verilog程序的設(shè)計風格(50) \n
2.1.2Verilog模塊的基本結(jié)構(gòu)(51) \n
2.2Verilog的基本語法(54) \n
2.2.1空白符、標識符和關(guān)鍵字(54) \n
2.2.2常量(54) \n
2.2.3變量(58) \n
2.3Verilog運算符(59) \n
2.3.1算術(shù)運算符(59) \n
2.3.2邏輯運算符(60) \n
2.3.3位運算符(61) \n
2.3.4關(guān)系運算符(61) \n
2.3.5等式運算符(61) \n
2.3.6縮位運算符(62) \n
2.3.7移位運算符(62) \n
2.3.8條件運算符(63) \n
2.3.9拼接和復制運算符(63) \n
2.4Verilog常用的建模方式(64) \n
2.4.1Verilog門級建模(64) \n
2.4.2Verilog的數(shù)據(jù)流建模(67) \n
2.4.3Verliog的行為建模(68) \n
2.5編譯預處理命令(77) \n
2.5.1宏編譯指令(77) \n
2.5.2文件包含指令(78) \n
2.5.3條件編譯指令(78) \n
2.5.4時間標度指令(79) \n
本章小結(jié)(80) \n
習題2(81) \n
第3章組合邏輯電路(85) \n
3.1組合邏輯電路概述(85) \n
3.2組合邏輯電路的分析與設(shè)計(85) \n
3.2.1組合邏輯電路的分析(85) \n
3.2.2組合邏輯電路設(shè)計(88) \n
3.3組合邏輯電路中的競爭冒險(93) \n
3.3.1產(chǎn)生競爭冒險的原因(93) \n
3.3.2競爭冒險的判斷(94) \n
3.3.3消除競爭冒險的方法(95) \n
3.4常用組合邏輯電路(96) \n
3.4.1加法器(96) \n
3.4.2數(shù)值比較器(102) \n
3.4.3編碼器(105) \n
3.4.4譯碼器(112) \n
3.4.5數(shù)據(jù)選擇器和數(shù)據(jù)分配器(122) \n
3.5組合邏輯電路的Verilog描述(130) \n
3.5.1用Verilog設(shè)計組合邏輯電路的方法(130) \n
3.5.2用模塊實例化實現(xiàn)層次化的電路設(shè)計(130) \n
3.5.3組合邏輯電路的Verilog描述應(yīng)用舉例(134) \n
本章小結(jié)(142) \n
習題3(144) \n
第4章觸發(fā)器(150) \n
4.1基本RS觸發(fā)器(150) \n
4.1.1工作原理和邏輯功能(150) \n
4.1.2基本RS觸發(fā)器的特點(153) \n
4.1.3集成RS觸發(fā)器(153) \n
4.2同步觸發(fā)器(154) \n
4.2.1同步RS觸發(fā)器(154) \n
4.2.2同步D觸發(fā)器(155) \n
4.2.3同步JK觸發(fā)器(157) \n
4.2.4同步T觸發(fā)器(159) \n
4.2.5同步觸發(fā)器的特點(161) \n
4.3邊沿觸發(fā)器(161) \n
4.3.1邊沿D觸發(fā)器(161) \n
4.3.2邊沿JK觸發(fā)器(162) \n
4.3.3集成邊沿觸發(fā)器(163) \n
4.4不同類型觸發(fā)器之間的相互轉(zhuǎn)換(165) \n
4.4.1JK觸發(fā)器轉(zhuǎn)換成RS、D和T觸發(fā)器(166) \n
4.4.2D觸發(fā)器轉(zhuǎn)換成RS、JK和T觸發(fā)器(167) \n
4.5觸發(fā)器的應(yīng)用舉例(168) \n
4.6觸發(fā)器的Verilog描述(169) \n
本章小結(jié)(172) \n
習題4(173) \n
第5章時序邏輯電路(180) \n
5.1時序邏輯電路概述(180) \n
5.1.1時序邏輯電路的特點及分類(180) \n
5.1.2時序邏輯電路的功能描述方法(181) \n
5.2時序邏輯電路的分析(182) \n
5.2.1時序邏輯電路的分析步驟(182) \n
5.2.2同步時序邏輯電路分析舉例(183) \n
5.2.3異步時序邏輯電路分析舉例(189) \n
5.3時序邏輯電路的設(shè)計(191) \n
5.3.1同步時序邏輯電路的設(shè)計(191) \n
5.3.2異步時序邏輯電路的設(shè)計(199) \n
5.4常用時序邏輯電路(201) \n
5.4.1寄存器與移位寄存器(201) \n
5.4.2計數(shù)器(206) \n
5.4.3脈沖序列信號發(fā)生器(220) \n
5.4.4脈沖分配器(224) \n
5.5時序邏輯電路的Verilog描述(225) \n
5.5.1寄存器和移位寄存器的Verilog描述(225) \n
5.5.2計數(shù)器的Verilog描述(227) \n
5.5.3狀態(tài)機的Verilog描述(230) \n
本章小結(jié)(235) \n
習題5(236) \n
第6章數(shù)/模轉(zhuǎn)換與模/數(shù)轉(zhuǎn)換(245) \n
6.1概述(245) \n
6.2DAC(246) \n
6.2.1D/A轉(zhuǎn)換的基本知識(246) \n
6.2.2常用的數(shù)模轉(zhuǎn)換技術(shù)(247) \n
6.2.3數(shù)模轉(zhuǎn)換器的性能指標(250) \n
6.2.4集成DAC(251) \n
6.3ADC(252) \n
6.3.1A/D轉(zhuǎn)換的基本知識(252) \n
6.3.2常用的A/D轉(zhuǎn)換技術(shù)(254) \n
6.3.3ADC的性能指標(260) \n
6.3.4集成ADC(261) \n
本章小結(jié)(262) \n
習題6(263) \n
第7章脈沖波形的產(chǎn)生與變換(267) \n
7.1集成定時器555(267) \n
7.2多諧振蕩器(268) \n
7.2.1555定時器構(gòu)成的多諧振蕩器(269) \n
7.2.2門電路構(gòu)成的多諧振蕩器(271) \n
7.2.3石英晶體多諧振蕩器(272) \n
7.2.4多諧振蕩器的應(yīng)用(273) \n
7.3單穩(wěn)態(tài)觸發(fā)器(275) \n
7.3.1555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器(275) \n
7.3.2門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器(277) \n
7.3.3集成單穩(wěn)態(tài)觸發(fā)器(280) \n
7.3.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用(282) \n
7.4施密特觸發(fā)器(283) \n
7.4.1555定時器構(gòu)成的施密特觸發(fā)器(284) \n
7.4.2門電路構(gòu)成的施密特觸發(fā)器(285) \n
7.4.3集成施密特觸發(fā)器(286) \n
7.4.4施密特觸發(fā)器的應(yīng)用(286) \n
本章小結(jié)(288) \n
習題7(289) \n
第8章可編程邏輯器件(292) \n
8.1概述(292) \n
8.2基本結(jié)構(gòu)和表示方法(293) \n
8.2.1基本結(jié)構(gòu)(293) \n
8.2.2PLD電路的表示方法(293) \n
8.2.3PLD的分類(296) \n
8.3低密度可編程邏輯器件(296) \n
8.3.1可編程只讀存儲器(296) \n
8.3.2可編程邏輯陣列(298) \n
8.3.3可編程陣列邏輯(298) \n
8.3.4通用陣列邏輯(GAL)(299) \n
8.4復雜可編程邏輯器件(301) \n
8.4.1CPLD的基本結(jié)構(gòu)(302) \n
8.4.2典型CPLD器件的結(jié)構(gòu)(302) \n
8.5現(xiàn)場可編程門陣列(306) \n
8.5.1FPGA的基本結(jié)構(gòu)(307) \n
8.5.2典型FPGA器件的結(jié)構(gòu)(309) \n
8.6CPLD/FPGA的設(shè)計流程和編程(315) \n
8.6.1CPLD/FPGA的設(shè)計流程(316) \n
8.6.2CPLD器件的編程(317) \n
8.6.3FPGA器件的配置(317) \n
本章小結(jié)(320) \n
習題9(321) \n
第9章綜合案例應(yīng)用設(shè)計(322) \n
9.1彩燈控制器設(shè)計(322) \n
9.1.1設(shè)計要求(322) \n
9.1.2基本結(jié)構(gòu)(323) \n
9.1.3設(shè)計實現(xiàn)(324) \n
9.2溫度監(jiān)控報警電路設(shè)計(327) \n
9.2.1設(shè)計要求(327) \n
9.2.2基本結(jié)構(gòu)(327) \n
9.2.3設(shè)計實現(xiàn)(328) \n
9.3交通燈信號控制器設(shè)計(331) \n
9.3.1設(shè)計要求(331) \n
9.3.2基本結(jié)構(gòu)(331) \n
9.3.3設(shè)計實現(xiàn)(332) \n
9.4數(shù)字密碼鎖設(shè)計(335) \n
9.4.1數(shù)字密碼鎖設(shè)計要求(335) \n
9.4.2數(shù)字密碼鎖的基本結(jié)構(gòu)(335) \n
9.4.3設(shè)計實現(xiàn)(336) \n
本章小結(jié)(339) \n
習題9(340) \n
附錄AVerilog HDL(IEEE Std 1364—2001)支持的關(guān)鍵字(341) \n
參考文獻(342)