計(jì)算機(jī)組成原理與匯編語(yǔ)言程序設(shè)計(jì)（第5版）

定　價(jià)：￥69.80

作　者：	徐潔
出版社：	電子工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787121449918	出版時(shí)間：	2023-02-01	包裝：	平裝
開(kāi)本：	其他	頁(yè)數(shù)：		字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)為“十二五”普通高等教育本科重量規(guī)劃教材。全書(shū)從微體系結(jié)構(gòu)層、指令系統(tǒng)層、匯編語(yǔ)言層三個(gè)層次，以及CPU、存儲(chǔ)系統(tǒng)、輸入/輸出系統(tǒng)及其互連三大系統(tǒng)出發(fā)，建立整機(jī)的概念，并體現(xiàn)軟硬結(jié)合的思想。全書(shū)共7章，分為三篇，系統(tǒng)介紹基礎(chǔ)知識(shí)（緒論、計(jì)算機(jī)中的信息表示）、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)（微體系結(jié)構(gòu)層――CPU組織、指令系統(tǒng)層、匯編語(yǔ)言層）、存儲(chǔ)系統(tǒng)與輸入/輸出系統(tǒng)（存儲(chǔ)系統(tǒng)、輸入/輸出系統(tǒng)）。本書(shū)為教師免費(fèi)提供電子教案。本書(shū)系統(tǒng)全面，實(shí)例豐富，適合作為高等學(xué)校計(jì)算機(jī)及相關(guān)專(zhuān)業(yè)教材，也可作為IT技術(shù)人員的參考書(shū)。

作者簡(jiǎn)介

暫缺《計(jì)算機(jī)組成原理與匯編語(yǔ)言程序設(shè)計(jì)（第5版）》作者簡(jiǎn)介

圖書(shū)目錄

目錄
第一篇基礎(chǔ)知識(shí)
第1章緒論 3
1．1 計(jì)算機(jī)的基本概念 3
1．1．1 存儲(chǔ)程序工作方式 4
1．1．2 信息的數(shù)字化表示 5
1．2 計(jì)算機(jī)系統(tǒng)的硬件和軟件組成 7
1．2．1 計(jì)算機(jī)硬件系統(tǒng) 7
1．2．2 計(jì)算機(jī)軟件系統(tǒng) 10
1．3 層次結(jié)構(gòu)模型 13
1．3．1 從計(jì)算機(jī)系統(tǒng)組成角度劃分層次結(jié)構(gòu) 13
1．3．2 從語(yǔ)言功能角度劃分層次結(jié)構(gòu) 15
1．3．3 軟件和硬件在邏輯上的等價(jià) 16
1．4 計(jì)算機(jī)的工作過(guò)程 17
1．4．1 處理問(wèn)題的步驟 17
1．4．2 指令執(zhí)行過(guò)程 18
1．5 計(jì)算機(jī)的特點(diǎn)和性能指標(biāo) 19
1．5．1 計(jì)算機(jī)的特點(diǎn) 19
1．5．2 計(jì)算機(jī)的性能指標(biāo) 20
1．6 計(jì)算機(jī)的發(fā)展與應(yīng)用 22
1．6．1 計(jì)算機(jī)的發(fā)展歷程 22
1．6．2 計(jì)算機(jī)性能提高的技術(shù) 26
1．6．3 計(jì)算機(jī)應(yīng)用舉例 29
習(xí)題1 30
第2章信息表示 32
2．1 數(shù)值型數(shù)據(jù)的表示 32
2．1．1 帶符號(hào)數(shù)的表示 32
2．1．2 定點(diǎn)數(shù)與浮點(diǎn)數(shù) 37
2．2 字符的表示 42
2．2．1 ASCII 42
2．2．2 Unicode編碼 43
2．2．3 漢字編碼簡(jiǎn)介 44
2．3 指令信息的表示 45
2．3．1 指令格式 45
2．3．2 常用尋址方式 49
2．3．3 指令類(lèi)型 54
2．3．4 PentiumⅡ指令格式 57
2．3．5 RISC概述 59
2．3．6 MIPS指令系統(tǒng) 60
2．3．7 ARM指令系統(tǒng) 64
習(xí)題2 70
第二篇計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
第3章微體系結(jié)構(gòu)層 73
3．1 CPU的組成和功能 74
3．1．1 CPU的組成 74
3．1．2 指令執(zhí)行過(guò)程 77
3．1．3 時(shí)序控制方式 79
3．1．4 指令流水線(xiàn) 80
3．2 ALU和運(yùn)算方法 84
3．2．1 ALU介紹 84
3．2．2 定點(diǎn)數(shù)運(yùn)算方法 88
3．2．3 浮點(diǎn)數(shù)運(yùn)算方法 95
3．2．4 十進(jìn)制數(shù)加、減運(yùn)算 97
3．3 CPU模型機(jī)的組成及其數(shù)據(jù)通路 98
3．3．1 基本組成 98
3．3．2 數(shù)據(jù)傳輸 101
3．4 組合邏輯控制器原理 102
3．4．1 模型機(jī)的指令系統(tǒng) 103
3．4．2 模型機(jī)的時(shí)序系統(tǒng) 106
3．4．3 指令流程 108
3．4．4 微命令的綜合與產(chǎn)生 114
3．4．5 小結(jié) 115
3．5 微程序控制器原理 115
3．5．1 微程序控制概念 115
3．5．2 微指令編碼方式 117
3．5．3 微程序的順序控制 119
3．5．4 微指令格式 121
3．5．5 典型微指令舉例――模型機(jī)微指令格式 121
3．6 典型RISC處理器微體系結(jié)構(gòu) 122
3．6．1 MIPS R4000的微體系結(jié)構(gòu) 122
3．6．2 ARM7的微體系結(jié)構(gòu) 126
習(xí)題3 128
第4章指令系統(tǒng)層 130
4．1 80x86 CPU 131
4．1．1 8086/8088 CPU 131
4．1．2 80386/80486 CPU 133
4．1．3 Pentium系列CPU 135
4．2 80x86 CPU的寄存器和主存儲(chǔ)器 139
4．2．1 80x86 CPU的寄存器 139
4．2．2 80x86的主存儲(chǔ)器 143
4．3 80x86 CPU指令系統(tǒng) 154
4．3．1 80x86尋址方式 154
4．3．2 80x86 CPU指令分類(lèi) 161
4．3．3 傳送類(lèi)指令 162
4．3．4 算術(shù)運(yùn)算類(lèi)指令 169
4．3．5 邏輯類(lèi)指令 177
4．3．5 串操作類(lèi)指令 182
4．3．6 處理機(jī)控制類(lèi)指令 186
習(xí)題4 187
第5章匯編語(yǔ)言層 192
5．1 匯編語(yǔ)言層概述 192
5．2 匯編語(yǔ)言語(yǔ)句格式 194
5．3 80x86宏匯編語(yǔ)言數(shù)據(jù)、表達(dá)式和運(yùn)算符 196
5．3．1 常數(shù) 196
5．3．2 變量 196
5．3．3 標(biāo)號(hào) 200
5．3．4 表達(dá)式與運(yùn)算符 201
5．4 80x86宏匯編語(yǔ)言偽指令 204
5．4．1 符號(hào)定義語(yǔ)句 204
5．4．2 處理器選擇偽指令 205
5．4．3 段結(jié)構(gòu)偽指令 206
5．4．4 段組偽指令 210
5．4．5 內(nèi)存模式和簡(jiǎn)化段定義偽指令 211
5．4．6 定位和對(duì)準(zhǔn)偽指令 212
5．4．7 過(guò)程定義偽指令 213
5．4．8 包含偽指令 214
5．4．9 標(biāo)題偽指令 214
5．5 宏指令 214
5．6 匯編語(yǔ)言程序設(shè)計(jì)基本技術(shù) 220
5．6．1 程序設(shè)計(jì)步驟 220
5．6．2 順序程序設(shè)計(jì) 222
5．6．3 分支程序設(shè)計(jì) 224
5．6．4 循環(huán)程序設(shè)計(jì) 231
5．6．5 子程序設(shè)計(jì) 237
5．6．6 系統(tǒng)功能子程序的調(diào)用 247
5．6．7 匯編語(yǔ)言程序的開(kāi)發(fā) 248
習(xí)題5 254
第三篇存儲(chǔ)系統(tǒng)和輸入/輸出系統(tǒng)
第6章存儲(chǔ)系統(tǒng) 261
6．1 存儲(chǔ)系統(tǒng)概述 261
6．1．1 存儲(chǔ)器的分類(lèi) 262
6．1．2 主存的主要技術(shù)指標(biāo) 263
6．2 存儲(chǔ)原理 264
6．2．1 半導(dǎo)體存儲(chǔ)器的存儲(chǔ)原理 264
6．2．2 磁表面存儲(chǔ)器的存儲(chǔ)原理 269
6．3 主存儲(chǔ)器的組織 273
6．3．1 主存儲(chǔ)器的邏輯設(shè)計(jì) 273
6．3．2 主存儲(chǔ)器與CPU的連接 277
6．3．3 Pentium CPU與存儲(chǔ)器組織 279
6．3．4 高級(jí)DRAM 282
6．4 高速緩沖存儲(chǔ)器 285
6．4．1 Cache的工作原理 286
6．4．2 Cache的組織 287
6．4．3 PentiumⅡ CPU的Cache組織 293
6．5 外部存儲(chǔ)器 294
6．5．1 硬磁盤(pán)存儲(chǔ)器 295
6．5．2 U盤(pán)和固態(tài)硬盤(pán) 300
6．6 物理存儲(chǔ)系統(tǒng)的組織 301
6．6．1 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) 301
6．6．2 磁盤(pán)陣列 302
6．6．3 多體交叉存取技術(shù) 305
6．7 虛擬存儲(chǔ)系統(tǒng)的組織 306
6．7．1 概述 306
6．7．2 虛擬存儲(chǔ)器的組織方式 306
6．7．3 Pentium CPU支持的虛擬存儲(chǔ)器 309
6．7．4 存儲(chǔ)管理部件 311
習(xí)題6 313
第7章輸入/輸出系統(tǒng) 315
7．1 輸入/輸出系統(tǒng)概述 315
7．1．1 主機(jī)與外圍設(shè)備間的連接方式 315
7．1．2 I/O接口的功能和分類(lèi) 317
7．1．3 接口的編址和I/O指令 320
7．2 直接程序控制方式 322
7．3 程序中斷方式 324
7．3．1 中斷的基本概念 324
7．3．2 中斷的過(guò)程 330
7．3．3 80x86中斷指令 332
7．3．4 中斷接口模型 334
7．3．5 中斷接口舉例 339
7．4 DMA方式 343
7．4．1 DMA方式的一般概念 343
7．4．2 DMA工作過(guò)程 345
7．4．3 DMA接口組成 346
7．4．4 DMA控制器編程及應(yīng)用 349
7．5 總線(xiàn) 356
7．5．1 總線(xiàn)的功能與分類(lèi) 356
7．5．2 總線(xiàn)標(biāo)準(zhǔn)及信號(hào)組成 358
7．5．3 總線(xiàn)操作時(shí)序 361
7．5．4 典型總線(xiàn)舉例 363
7．6 典型外設(shè)接口 364
7．6．1 ATA接口 364
7．6．2 SCSI接口 365
7．7 I/O設(shè)備與I/O程序設(shè)計(jì) 365
7．7．1 概述 366
7．7．2 鍵盤(pán) 368
7．7．3 鼠標(biāo)器 372
7．7．4 打印機(jī) 373
7．7．5 液晶顯示器 375
習(xí)題7 376
附錄A ASCII字符表 377
參考文獻(xiàn) 378