現(xiàn)代信號處理電路設(shè)計(jì)與實(shí)現(xiàn)

定　價：￥72.00

作　者：	王魯平，李海峰，張志勇，吳武明
出版社：	應(yīng)急管理出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

ISBN：	9787502094034	出版時間：	2023-08-01	包裝：	平裝
開本：	16開	頁數(shù)：	383	字?jǐn)?shù)：

內(nèi)容簡介

　　現(xiàn)代信號處理電路是專門用于提取電信號中蘊(yùn)含的信息的專業(yè)基礎(chǔ)電路，在通信、雷達(dá)、導(dǎo)航、光電等現(xiàn)代信息處理領(lǐng)域有著極為廣泛的應(yīng)用。本書緊密圍繞著現(xiàn)代信號處理電路數(shù)字化、集成化、通用化的發(fā)展趨勢，以TOP-DOWN的設(shè)計(jì)視角，探討了以現(xiàn)場可編程門陣列（FPGA，F(xiàn)ield Programmable Gate Array）為核心的現(xiàn)代信號處理電路中各個單元的設(shè)計(jì)方法，主要內(nèi)容包括：現(xiàn)代信號處理電路基本組成單元的介紹、基于Verilog HDL的硬件描述語言的編程方法、現(xiàn)代信號處理電路基本單元模塊的設(shè)計(jì)方法、基于同步狀態(tài)機(jī)（FSM，F(xiàn)inite-state Machine）的復(fù)雜邏輯電路的設(shè)計(jì)方法、現(xiàn)代信號處理電路信號獲取及傳輸單元的設(shè)計(jì)方法、基于FPGA的現(xiàn)代信號運(yùn)算單元的設(shè)計(jì)方法以及基于通用處理器的信號運(yùn)算單元的設(shè)計(jì)方法，綜合前述設(shè)計(jì)方法，給出了軟件無線電平臺的系統(tǒng)架構(gòu)以及關(guān)鍵算法的設(shè)計(jì)實(shí)現(xiàn)方法。本書結(jié)構(gòu)明晰，行文流暢，在詳細(xì)描述設(shè)計(jì)原理的基礎(chǔ)上，追求實(shí)用性，給出了大量的工程實(shí)踐案例和設(shè)計(jì)示例，力求使讀者能夠快速掌握實(shí)際工程中可靠實(shí)用的高性能信號處理電路的設(shè)計(jì)思路和方法。

作者簡介

暫缺《現(xiàn)代信號處理電路設(shè)計(jì)與實(shí)現(xiàn)》作者簡介

圖書目錄

章現(xiàn)代信號處理電路設(shè)計(jì)基礎(chǔ)
節(jié) 信號處理電路的基本構(gòu)成
第二節(jié) 現(xiàn)代信號處理電路的發(fā)展趨勢
第三節(jié) 現(xiàn)代信號處理電路的設(shè)計(jì)方法
第二章基于Verilog的電路設(shè)計(jì)語言
節(jié) 硬件描述語言的基本概念
第二節(jié) Verilog的設(shè)計(jì)建模
第三節(jié) Verilog的基本語法
第四節(jié) Verilog的過程語句
第五節(jié) Verilog的賦值語句
第六節(jié) Verilog的綜合
第三章基本數(shù)字電路設(shè)計(jì)方法
節(jié) 組合邏輯電路的設(shè)計(jì)
第二節(jié) 基本時序邏輯設(shè)計(jì)
第三節(jié) 時鐘單元設(shè)計(jì)
第四節(jié) 存儲單元設(shè)計(jì)
第四章基于狀態(tài)機(jī)的數(shù)字電路設(shè)計(jì)方法
節(jié) 同步有限狀態(tài)機(jī)的結(jié)構(gòu)及功能
第二節(jié) 同步有限狀態(tài)機(jī)的設(shè)計(jì)方法
第三節(jié) 同步有限狀態(tài)機(jī)的設(shè)計(jì)實(shí)例
第五章信號獲取和傳輸單元設(shè)計(jì)
節(jié) 常用接口電路設(shè)計(jì)
第二節(jié) 信號緩存電路設(shè)計(jì)
第三節(jié) AD電路設(shè)計(jì)
第四節(jié) DA電路設(shè)計(jì)
第五節(jié) 視頻接口電路設(shè)計(jì)
第六章基于FPGA的信號分析處理單元設(shè)計(jì)
節(jié) 信號分析與處理的基本電路結(jié)構(gòu)
第二節(jié) 基于FPGA的基本運(yùn)算設(shè)計(jì)與實(shí)現(xiàn)
第三節(jié) 基于FPGA的三角函數(shù)運(yùn)算設(shè)計(jì)與實(shí)現(xiàn)
第四節(jié) 基于FPGA的特殊運(yùn)算設(shè)計(jì)與實(shí)現(xiàn)
第七章基于通用處理器的信號分析和處理單元設(shè)計(jì)
節(jié) 微處理器的架構(gòu)
第二節(jié) 基于通用處理器的信號處理電路設(shè)計(jì)
第三節(jié) 微處理器的數(shù)據(jù)交互
第八章軟件無線電信號處理電路設(shè)計(jì)
節(jié) 軟件無線電信號處理電路的基本結(jié)構(gòu)
第二節(jié) 軟件無線電數(shù)字下變頻的設(shè)計(jì)與實(shí)現(xiàn)
第三節(jié) 軟件無線電數(shù)字濾波電路的設(shè)計(jì)與實(shí)現(xiàn)
第四節(jié) 數(shù)字信號FFT的設(shè)計(jì)與實(shí)現(xiàn)
第五節(jié) 偽隨機(jī)碼發(fā)生器的FPGA實(shí)現(xiàn)
第六節(jié) 數(shù)字匹配濾波器的FPGA設(shè)計(jì)實(shí)現(xiàn)
參考文獻(xiàn)