集成電路設(shè)計(jì)（第4版）

目 錄
第1章 集成電路設(shè)計(jì)概述 1
1.1 集成電路的發(fā)展 1
1.2 集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境 4
1.3 集成電路制造途徑 5
1.4 集成電路設(shè)計(jì)的知識(shí)范圍 6
思考題 7
第2章 集成電路材料、結(jié)構(gòu)與理論 8
2.1 集成電路材料 8
2.1.1 硅 9
2.1.2 砷化鎵 9
2.1.3 磷化銦 10
2.1.4 鍺硅 10
2.1.5 氮化鎵 10
2.1.6 緣材料 11
2.1.7 金屬材料 11
2.1.8 多晶硅 13
2.1.9 材料系統(tǒng) 13
2.2 半導(dǎo)體基礎(chǔ)知識(shí) 14
2.2.1 半導(dǎo)體的晶體結(jié)構(gòu) 14
2.2.2 本征半導(dǎo)體與雜質(zhì)半導(dǎo)體 14
2.3 PN結(jié)與結(jié)型二極管 15
2.3.1 PN結(jié)的擴(kuò)散與漂移 15
2.3.2 PN結(jié)型二極管 16
2.3.3 肖特基結(jié)二極管 16
2.3.4 歐姆型接觸 17
2.4 雙極型晶體管 17
2.4.1 雙極型晶體管的基本結(jié)構(gòu) 17
2.4.2 雙極型晶體管的工作原理 18
2.5 MOS場(chǎng)效應(yīng)晶體管 18
2.5.1 MOS場(chǎng)效應(yīng)晶體管的基本結(jié)構(gòu) 18
2.5.2 MOS場(chǎng)效應(yīng)晶體管的工作原理 20
2.5.3 MOS場(chǎng)效應(yīng)晶體管的伏安特性 20
思考題 24
本章參考文獻(xiàn) 24

第3章 集成電路基本工藝 26
3.1 外延生長(zhǎng) 26
3.2 掩模版的制造 27
3.3 光刻原理與流程 29
3.3.1 光刻步驟 29
3.3.2 曝光方式 30
3.4 氧化 31
3.5 淀積與刻蝕 32
3.6 摻雜原理與工藝 33
思考題 34
本章參考文獻(xiàn) 35
第4章 集成電路器件工藝 36
4.1 雙極型集成電路的基本制造工藝 37
4.1.1 雙極型硅工藝 37
4.1.2 HBT工藝 38
4.2 MESFET和HEMT工藝 40
4.2.1 MESFET工藝 40
4.2.2 HEMT工藝 41
4.3 MOS和相關(guān)的VLSI工藝 43
4.3.1 PMOS工藝 44
4.3.2 NMOS工藝 45
4.3.3 CMOS工藝 48
4.4 BiCMOS工藝 50
思考題 53
本章參考文獻(xiàn) 53
第5章 MOS場(chǎng)效應(yīng)管的特性 54
5.1 MOS場(chǎng)效應(yīng)管 54
5.1.1 MOS管伏安特性的推導(dǎo) 54
5.1.2 MOS電容的組成 55
5.1.3 MOS電容的計(jì)算 57
5.2 MOSFET的閾值電壓VT 58
5.3 體效應(yīng) 60
5.4 MOSFET的溫度特性 60
5.5 MOSFET的噪聲 61
5.6 MOSFET尺寸按比例縮小 61
5.7 MOS器件的二階效應(yīng) 64
5.7.1 L和W的變化 64
5.7.2 遷移率的退化 66
5.7.3 溝道長(zhǎng)度的調(diào)制 66
5.7.4 短溝道效應(yīng)引起的閾值電壓的變化 67
5.7.5 狹溝道效應(yīng)引起的閾值電壓的變化 67
思考題 68
本章參考文獻(xiàn) 68
第6章 集成電路器件及SPICE模型 69
6.1 無源器件結(jié)構(gòu)及模型 69
6.1.1 互連線 69
6.1.2 電阻 70
6.1.3 電容 72
6.1.4 電感 73
6.1.5 分布參數(shù)元件 75
6.2 二極管電流方程及SPICE模型 78
6.2.1 二極管的電路模型 78
6.2.2 二極管的噪聲模型 79
6.3 雙極型晶體管電流方程及SPICE模型 79
6.3.1 雙極型晶體管的EM模型 80
6.3.2 雙極型晶體管的GP模型 82
6.4 結(jié)型場(chǎng)效應(yīng)JFET ( NJF/PJF ) 模型 83
6.5 MESFET（NMF/PMF）模型（SPICE3.x） 83
6.6 MOS管電流方程及SPICE模型 84
思考題 87
本章參考文獻(xiàn) 87
第7章 SPICE數(shù)模混合仿真程序的設(shè)計(jì)流程及方法 88
7.1 采用SPICE的電路設(shè)計(jì)流程 88
7.2 電路元件的SPICE輸入語句格式 89
7.3 電路特性分析語句 94
7.4 電路特性控制語句 96
7.5 HSPICE緩沖驅(qū)動(dòng)器設(shè)計(jì)實(shí)例 98
7.6 HSPICE跨導(dǎo)放大器設(shè)計(jì)實(shí)例 101
7.7 PSPICE電路圖編輯器簡(jiǎn)介 113
7.8 PSPICE緩沖驅(qū)動(dòng)器設(shè)計(jì)實(shí)例 115
7.9 PSPICE跨導(dǎo)放大器設(shè)計(jì)實(shí)例 119
思考題 124
本章參考文獻(xiàn) 124
第8章 集成電路版圖設(shè)計(jì)與工具 125
8.1 工藝流程的定義 125
8.2 版圖幾何設(shè)計(jì)規(guī)則 126
8.3 圖元 129
8.3.1 MOS晶體管 129
8.3.2 集成電阻 131
8.3.3 集成電容 133
8.3.4 寄生二極管與三極管 134
8.4 版圖設(shè)計(jì)準(zhǔn)則 135
8.4.1 匹配設(shè)計(jì) 136
8.4.2 抗干擾設(shè)計(jì) 140
8.4.3 寄生優(yōu)化設(shè)計(jì) 141
8.4.4 可靠性設(shè)計(jì) 142
8.5 電學(xué)設(shè)計(jì)規(guī)則與布線 144
8.6 基于Cadence平臺(tái)的全 IC設(shè)計(jì) 145
8.6.1 版圖設(shè)計(jì)的環(huán)境 145
8.6.2 原理圖編輯與仿真 146
8.6.3 版圖編輯與驗(yàn)證 150
8.6.4 CMOS差動(dòng)放大器版圖設(shè)計(jì)實(shí)例 152
8.7 芯片的版圖布局 154
8.8 版圖設(shè)計(jì)的注意事項(xiàng) 156
思考題 157
本章參考文獻(xiàn) 157
第9章 模擬集成電路基本單元 158
9.1 電流源電路 158
9.1.1 雙極型鏡像電流源[1] 158
9.1.2 MOS電流鏡 160
9.2 基準(zhǔn)電壓源設(shè)計(jì) 161
9.2.1 雙極型三管能隙基準(zhǔn)源[3] 161
9.2.2 MOS基準(zhǔn)電壓源[2] 162
9.3 單端反相放大器 163
9.3.1 基本放大電路[2] 163
9.3.2 改進(jìn)的CMOS推挽放大器[2] 167
9.4 差分放大器 168
9.4.1 BJT差分放大器 168
9.4.2 MOS差分放大器 169
9.4.3 CMOS差分放大器設(shè)計(jì)實(shí)例 170
9.5 運(yùn)算放大器 172
9.5.1 性能參數(shù) 172
9.5.2 套筒式共源共柵運(yùn)放[4] 173
9.5.3 折疊式共源共柵運(yùn)放[4] 175
9.5.4 兩級(jí)運(yùn)放[4] 177
9.5.5 CMOS運(yùn)算放大器設(shè)計(jì)實(shí)例 178
9.6 振蕩器 187
9.6.1 環(huán)形振蕩器 187
9.6.2 LC振蕩器 191
思考題 193
本章參考文獻(xiàn) 194
0章 數(shù)字集成電路基本單元與版圖 195
10.1 TTL基本電路 195
10.1.1 TTL反相器 195
10.1.2 TTL與非門 196
10.1.3 TTL或非門 197
10.2 CMOS基本門電路及版圖實(shí)現(xiàn) 197
10.2.1 CMOS反相器 197
10.2.2 CMOS與非門和或非門 205
10.2.3 CMOS傳輸門和開關(guān)邏輯 207
10.2.4 三態(tài)門 209
10.2.5 驅(qū)動(dòng)電路 210
10.3 數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計(jì) 211
10.3.1 基本原理 211
10.3.2 庫單元設(shè)計(jì) 211
10.4 焊盤輸入/輸出單元 213
10.4.1 輸入單元 213
10.4.2 輸出單元 214
10.4.3 輸入/輸出雙向三態(tài)單元（I/O PAD） 220
10.5 了解CMOS存儲(chǔ)器[5] 221
10.5.1 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM） 223
10.5.2 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM） 227
10.5.3 閃存 229
思考題 231
本章參考文獻(xiàn) 231
1章 集成電路數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 232
11.1 數(shù)字系統(tǒng)硬件描述語言 232
11.1.1 基于HDL語言的設(shè)計(jì)流程 232
11.1.2 Verilog HDL語言介紹 234
11.1.3 硬件描述語言VHDL 243
11.2 數(shù)字系統(tǒng)邏輯綜合與物理實(shí)現(xiàn) 249
11.2.1 邏輯綜合的流程 251
11.2.2 Verilog HDL與邏輯綜合 255
11.2.3 自動(dòng)布局布線 258
11.3 數(shù)字系統(tǒng)的FPGA/CPLD硬件驗(yàn)證 262
11.3.1 PLD概述 262
11.3.2 現(xiàn)場(chǎng)可編程門陣列FPGA 262
11.3.3 基于FPGA的數(shù)字系統(tǒng)硬件驗(yàn)證 265
思考題 266
本章參考文獻(xiàn) 266

2章 集成電路的測(cè)試和封裝 267
12.1 集成電路在芯片測(cè)試技術(shù) 267
12.2 集成電路封裝形式與工藝流程 268
12.3 芯片鍵合 270
12.4 高速芯片封裝 272
12.5 混合集成與微組裝技術(shù) 273
12.6 數(shù)字集成電路測(cè)試方法 273
12.6.1 可測(cè)試性的重要性 273
12.6.2 測(cè)試基礎(chǔ) 274
12.6.3 可測(cè)試性設(shè)計(jì) 275
思考題 277
本章參考文獻(xiàn) 277