數(shù)字信號處理的集成電路FPGA實現(xiàn)技術

第1章 概述
1.1 FPGA架構及內部資源
1.2 FPGA 小系統(tǒng)
1.3 FPGA設計流程與開發(fā)工具
第2章 FPGA設計基礎
2.1 FPGA設計思想與設計原則
2.2 狀態(tài)機的設計方法
2.3 IP核的使用
2.4 功能仿真與邏輯驗證
第3章 FPGA設計進階
3.1 FPGA的優(yōu)化技術
3.2 跨時鐘域數(shù)據(jù)傳輸
3.3 時序分析與時序約束
第4章 基礎應用實例——高分辨率數(shù)字信號發(fā)生器設計
4.1 概述
4.2 DDS技術原理
4.3 DDS模塊的FPGA實現(xiàn)
4.4 基于QuartusⅡ的固定頻率正弦波信號發(fā)生器仿真與驗證
4.5 頻率可調的正弦信號發(fā)生器Verilog語言實例
4.6 有相位截斷的高分辨率正弦信號發(fā)生器Verilog語言實例
第5章 工程應用實例——高細分步進電機驅動器基礎設計
5.1 步進電機控制原理及硬件總體方案
5.2 基于FPGA的步進電機細分控制邏輯設計
5.3 步進電機細分控制的調試步驟
第6章 高速電路應用實例——光纖通信控制器設計
6.1 光纖通信原理及系統(tǒng)總體架構
6.2 光纖通信控制器的FPGA邏輯設計
6.3 系統(tǒng)仿真與驗證
第7章 數(shù)字信號處理應用實例——數(shù)字濾波器設計
7.1 數(shù)字濾波算法的原理
7.2 數(shù)字濾波器的FPGA實現(xiàn)方法
7.3 基于Vivado的FIR濾波器設計例程
第8章 SoC的構建——基于ZYNQ的DDS發(fā)生器
8.1 概述
8.2 基于SoC的DDS發(fā)生器總體方案
8.3 基于SoC的DDS發(fā)生器設計
參考文獻