數(shù)字電路（第4版）

目 錄

第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 緒論 1
1.1.1 模擬信號和數(shù)字信號 1
1.1.2 模擬電路、數(shù)字電路和混合
信號電路 1
1.1.3 數(shù)字電路的發(fā)展歷史 3
1.1.4 數(shù)字電路的優(yōu)點 4
1.2 數(shù)制和碼制 5
1.2.1 數(shù)制 5
1.2.2 碼制 8
1.3 邏輯代數(shù)基礎(chǔ) 12
1.3.1 基本邏輯運算 12
1.3.2 復合邏輯運算 13
1.3.3 基本公式 15
1.3.4 基本規(guī)則 17
1.4 邏輯函數(shù)及其表示方法 18
1.4.1 邏輯函數(shù)的幾種基本表示
方法 18
1.4.2 邏輯函數(shù)的兩種標準表達式 21
1.5 邏輯函數(shù)的化簡 24
1.5.1 化簡的意義 24
1.5.2 公式化簡法 25
1.5.3 卡諾圖化簡法 25
1.5.4 具有無關(guān)項的邏輯函數(shù)的
化簡 29
1.6 邏輯電路分析設(shè)計初步 31
1.7 例題講解 34
本章小結(jié) 37
自我檢測題 37
習題 39
第2章 集成門電路 42
2.1 概述 42
2.2 半導體器件基礎(chǔ) 43
2.2.1 半導體基礎(chǔ)知識 43
2.2.2 PN結(jié)的形成及單向?qū)щ娦?45
2.2.3 二極管 46
2.2.4 雙極型三極管 47
2.2.5 MOS場效應晶體管 50
2.3 NMOS門電路 51
2.4 CMOS門電路 52
2.4.1 CMOS門電路的結(jié)構(gòu)和工作
原理 52
2.4.2 晶體管級CMOS邏輯電路
設(shè)計 54
2.4.3 CMOS門電路的靜態(tài)特性 57
2.4.4 CMOS門電路的動態(tài)特性 63
2.4.5 CMOS漏極開路門 65
2.4.6 CMOS三態(tài)門 68
2.4.7 CMOS傳輸門 70
2.5 TTL門電路 71
2.5.1 分立元件門電路 71
2.5.2 LSTTL與非門 73
2.5.3 LSTTL門電路的電氣特性 75
2.6 例題講解 78
本章小結(jié) 81
自我檢測題 82
習題 84
第3章 組合邏輯電路 89
3.1 編碼器 89
3.2 譯碼器 93
3.3 數(shù)據(jù)選擇器 99
3.4 數(shù)值比較器 102
3.5 加法器 104
3.5.1 1位加法器 105
3.5.2 N位加法器 106
3.5.3 有符號數(shù)加法器 108
3.6 組合邏輯電路的競爭與冒險 110
3.6.1 競爭、冒險及其產(chǎn)生原因 110
3.6.2 冒險現(xiàn)象的識別 111
3.6.3 冒險現(xiàn)象的消除 113
3.7 例題講解 114
本章小結(jié) 118
自我檢測題 118
習題 120
實驗一 3線-8線譯碼器實驗 122
實驗二 數(shù)據(jù)分配器實驗 122
實驗三 8線-3線優(yōu)先編碼器實驗 123
實驗四 顯示譯碼器實驗 123
實驗五 4位數(shù)值比較器實驗 123
實驗六 4位二進制加法器實驗 124
第4章 時序邏輯電路基本單元 125
4.1 鎖存器 125
4.1.1 基本SR鎖存器 125
4.1.2 鐘控SR鎖存器 128
4.1.3 鐘控D鎖存器 129
4.2 觸發(fā)器 131
4.2.1 主從D觸發(fā)器 132
4.2.2 維持阻塞D觸發(fā)器 133
4.2.3 其他功能的觸發(fā)器 135
4.2.4 觸發(fā)器的動態(tài)參數(shù) 136
4.3 寄存器 137
4.3.1 并行寄存器 137
4.3.2 移位寄存器 138
4.4 計數(shù)器 141
4.4.1 異步二進制計數(shù)器 141
4.4.2 同步二進制計數(shù)器 142
4.4.3 中規(guī)模集成計數(shù)器 143
4.4.4 N進制計數(shù)器 145
4.4.5 移位寄存器型計數(shù)器 149
4.5 例題講解 150
本章小結(jié) 152
自我測驗題 152
習題 154
實驗七 鎖存器和觸發(fā)器實驗 158
實驗八 十進制加法計數(shù)器實驗 159
實驗九 十二進制加法計數(shù)器 159
第5章 時序邏輯電路分析與設(shè)計 160
5.1 概述 160
5.2 同步時序邏輯電路分析 161
5.3 異步時序邏輯電路的分析 164
5.4 同步計數(shù)器的設(shè)計 165
5.5 同步狀態(tài)機的設(shè)計 168
5.5.1 摩爾型狀態(tài)機的設(shè)計 168
5.5.2 米里型狀態(tài)機的設(shè)計 171
5.6 序列信號發(fā)生器設(shè)計 172
5.7 例題講解 176
本章小結(jié) 182
自我測驗題 182
習題 183
實驗十 序列信號發(fā)生器 186
實驗十一 串行數(shù)據(jù)（011）檢測器 186
實驗十二 脈寬調(diào)制（PWM）實驗 186
第6章 半導體存儲器 188
6.1 概述 188
6.2 只讀存儲器 189
6.3 靜態(tài)隨機存取存儲器 194
6.4 動態(tài)隨機存取存儲器 197
6.5 例題講解 199
本章小結(jié) 200
自我檢測題 201
習題 201
第7章 脈沖波形的產(chǎn)生與整形 203
7.1 概述 203
7.2 施密特觸發(fā)器 203
7.2.1 由CMOS門構(gòu)成的施密特
觸發(fā)器 204
7.2.2 施密特觸發(fā)器的應用 206
7.3 多諧振蕩器 207
7.3.1 由CMOS門構(gòu)成的多諧
振蕩器 207
7.3.2 CMOS石英晶體振蕩器 209
7.4 單穩(wěn)態(tài)觸發(fā)器 210
7.4.1 由CMOS門構(gòu)成的微分型
單穩(wěn)態(tài)觸發(fā)器 211
7.4.2 集成單穩(wěn)態(tài)觸發(fā)器 213
7.4.3 單穩(wěn)態(tài)觸發(fā)器的應用 214
7.5 555定時器及應用 215
7.5.1 CMOS集成定時器7555的
電路結(jié)構(gòu)和工作原理 215
7.5.2 555定時器構(gòu)成的施密特
觸發(fā)器 216
7.5.3 555定時器構(gòu)成的多諧
振蕩器 217
7.5.4 555定時器構(gòu)成的單穩(wěn)態(tài)
觸發(fā)器 219
本章小結(jié) 221
自我檢測題 221
習題 223
實驗十三 RC振蕩器實驗 225
第8章 數(shù)模與模數(shù)轉(zhuǎn)換器 226
8.1 概述 226
8.2 D/A轉(zhuǎn)換器 226
8.2.1 D/A轉(zhuǎn)換器的基本原理 226
8.2.2 權(quán)電阻型D/A轉(zhuǎn)換器 227
8.2.3 R-2R網(wǎng)絡(luò)型D/A轉(zhuǎn)換器 228
8.2.4 D/A轉(zhuǎn)換器的主要技術(shù)指標 230
8.2.5 D/A轉(zhuǎn)換器的典型應用 232
8.3 A/D轉(zhuǎn)換器 233
8.3.1 A/D轉(zhuǎn)換器的基本原理 233
8.3.2 并行比較型A/D轉(zhuǎn)換器 236
8.3.3 逐次逼近型A/D轉(zhuǎn)換器 238
8.3.4 雙積分型A/D轉(zhuǎn)換器 241
8.3.5 型A/D轉(zhuǎn)換器 242
8.3.6 A/D轉(zhuǎn)換器的主要技術(shù)指標 245
8.4 例題講解 245
本章小結(jié) 247
自我檢測題 247
習題 248
實驗十四 并行A/D和D/A轉(zhuǎn)換器實驗 250
第9章 現(xiàn)代數(shù)字系統(tǒng)設(shè)計基礎(chǔ) 251
9.1 概 述 251
9.2 可編程邏輯器件 251
9.2.1 可編程邏輯陣列PLA 252
9.2.2 可編程陣列邏輯PAL 253
9.2.3 復雜可編程邏輯器件CPLD 254
9.2.4 現(xiàn)場可編程門陣列FPGA 257
9.3 VERILOG HDL語言基礎(chǔ) 260
9.3.1 Verilog HDL的基本結(jié)構(gòu) 261
9.3.2 Verilog HDL語言要素 262
9.3.3 Verilog HDL行為語句 265
9.4 數(shù)字系統(tǒng)設(shè)計實例 269
9.4.1 4位數(shù)字頻率計設(shè)計 269
9.4.2 4位數(shù)字乘法器設(shè)計 271
本章小結(jié) 278
自我檢測題 278
習題 279
實驗十五 交通燈控制器 281
實驗十六 信號發(fā)生器實驗 281
附錄A EDA-3數(shù)字電路學習板 283
參考文獻 286