邏輯與數(shù)字系統(tǒng)設(shè)計（第2版 Verilog版）

第1章 數(shù)字邏輯基礎(chǔ)
1.1 數(shù)制
1.1.1 十進制數(shù)
1.1.2 二進制數(shù)
1.1.3 八進制數(shù)和十六進制數(shù)
1.1.4 數(shù)制間的轉(zhuǎn)換
1.2 常用編碼
1.2.1 十進制編碼
1.2.2 循環(huán)碼
1.2.3 ASCII碼
1.2.4 奇偶校驗碼
1.3 二進制數(shù)運算
1.3.1 二進制數(shù)的表示方法
1.3.2 二進制數(shù)的加法和減法運算
1.4 邏輯代數(shù)基礎(chǔ)
1.4.1 邏輯變量和邏輯函數(shù)
1.4.2 基本邏輯運算和基本邏輯門
1.4.3 邏輯代數(shù)的基本公式和常用公式
1.4.4 邏輯函數(shù)的表示方法
1.4.5 邏輯函數(shù)的化簡方法
習題
第2章 可編程邏輯器件基礎(chǔ)
2.1 可編程邏輯器件概述
2.1.1 可編程邏輯器件的分類
2.1.2 可編程邏輯器件的邏輯表示
2.2 復(fù)雜可編程邏輯器件
2.2.1 Altera公司的復(fù)雜可編程邏輯器件EPM240簡介
2.2.2 Xilinx公司的復(fù)雜可編程邏輯器件XC9572簡介
2.3 現(xiàn)場可編程門陣列
2.3.1 Altera公司的Cyclone IVE系列EP4CE6簡介
2.3.2 Xilinx公司的Artix-7系列XC7A100T簡介
2.4 復(fù)雜可編程邏輯器件或現(xiàn)場可編程門陣列設(shè)計流程習題
第3章 硬件描述語言Verilog HDL基礎(chǔ)
3.1 硬件描述語言概述
3.2 Verilog語言基本概念
3.2.1 Verilog程序基本結(jié)構(gòu)
3.2.2 Verilog語言要素
3.2.3 Verilog運算符
3.3 Verilog行為語句
3.3.1 賦值語句
3.3.2 條件語句
3.3.3 循環(huán)語句
3.4 Verilog語言的描述語句
3.5 Verilog仿真驗證
3.6 Verilog關(guān)鍵字
習題
第4章 組合邏輯電路
4.1 組合邏輯電路特點
4.2 門電路構(gòu)成的組合電路的分析與設(shè)計
4.2.1 分析方法