Xilinx FPGA工程師成長手記

第1篇  Xilinx FPGA基礎(chǔ)知識
第1章  FPGA概述 2
1.1  什么是FPGA 2
1.2  FPGA芯片廠商 2
1.2.1  國外FPGA廠商簡介 2
1.2.2  國內(nèi)FPGA廠商簡介 3
1.3  FPGA的應(yīng)用領(lǐng)域 4
1.3.1  數(shù)據(jù)采集領(lǐng)域 4
1.3.2  邏輯接口領(lǐng)域 5
1.3.3  數(shù)字信號處理領(lǐng)域 5
1.3.4  其他領(lǐng)域 5
1.4  FPGA的設(shè)計(jì)流程 5
1.4.1  需求分析 6
1.4.2  設(shè)計(jì)輸入 6
1.4.3  功能仿真 7
1.4.4  邏輯綜合 7
1.4.5  布局布線 7
1.4.6  芯片編程與調(diào)試 8
1.4.7  文檔和代碼管理 8
1.5  FPGA的人才需求 9
1.6  FPGA工程師的基本技能 10
1.7  本章習(xí)題 11
第2章  FPGA的基本理論 12
2.1  FPGA時(shí)鐘 12
2.1.1  時(shí)鐘模型 12
2.1.2  時(shí)鐘抖動(dòng) 12
2.1.3  時(shí)鐘偏斜 13
2.1.4  時(shí)鐘設(shè)計(jì) 13
2.2  FPGA復(fù)位 14
2.2.1  復(fù)位的概念 14
2.2.2  復(fù)位方式 14
2.2.3  復(fù)位設(shè)計(jì) 15
2.3  FPGA時(shí)序 15
2.3.1  時(shí)序的概念 15
2.3.2  建立時(shí)間 16
2.3.3  保持時(shí)間 17
2.3.4  亞穩(wěn)態(tài) 17
2.4  FPGA異步時(shí)鐘域 17
2.4.1  異步時(shí)鐘域的概念 17
2.4.2  異步時(shí)鐘域數(shù)據(jù)轉(zhuǎn)換策略 18
2.5  FPGA約束 23
2.6  FPGA的專業(yè)術(shù)語 24
2.7  本章習(xí)題 25
第3章  FPGA的硬件描述語言 26
3.1  硬件描述語言概述 26
3.1.1  硬件描述語言簡介 26
3.1.2  硬件描述語言的類型 27
3.2  VHDL語法基礎(chǔ) 27
3.2.1  VHDL模塊結(jié)構(gòu) 27
3.2.2  VHDL的基本語法 29
3.2.3  VHDL模塊調(diào)用 29
3.3  Verilog HDL語法基礎(chǔ) 30
3.3.1  Verilog HDL模塊結(jié)構(gòu) 30
3.3.2  Verilog HDL的基本語法 31
3.3.3  Verilog HDL模塊調(diào)用 36
3.4  System Verilog語法基礎(chǔ) 37
3.4.1  System Verilog模塊結(jié)構(gòu) 37
3.4.2  System Verilog的基本語法 38
3.4.3  System Verilog模塊調(diào)用 38
3.5  FPGA設(shè)計(jì)規(guī)范及編程技巧 39
3.5.1  FPGA設(shè)計(jì)規(guī)范 39
3.5.2  FPGA設(shè)計(jì)注釋 41
3.5.3  FPGA設(shè)計(jì)技巧 41
3.6  本章習(xí)題 42
第4章  FPGA功能驗(yàn)證 43
4.1  驗(yàn)證概述 43
4.1.1  驗(yàn)證定義 43
4.1.2  驗(yàn)證計(jì)劃 44
4.1.3  驗(yàn)證方法 44
4.1.4  驗(yàn)證的作用 44
4.2  編寫仿真激勵(lì) 45
4.2.1  編寫測試激勵(lì)的流程 45
4.2.2  編寫時(shí)鐘測試激勵(lì) 45
4.2.3  編寫復(fù)位測試激勵(lì) 47
4.3  系統(tǒng)函數(shù) 48
4.3.1  常用的系統(tǒng)函數(shù) 48
4.3.2  編寫測試激勵(lì)實(shí)例 49
4.4  驗(yàn)證軟件 51
4.4.1  仿真軟件 51
4.4.2  仿真過程 51
4.4.3  仿真實(shí)例 52
4.5  驗(yàn)證技巧 61
4.5.1  變量初始化 61
4.5.2  模塊封裝 62
4.5.3  回環(huán)測試 63
4.5.4  計(jì)數(shù)器 63
4.5.5  讀文件和寫文件 64
4.5.6  避免出現(xiàn)藍(lán)線 65
4.6  本章習(xí)題 66
第2篇  Xilinx FPGA邏輯設(shè)計(jì)
第5章  FPGA的知識產(chǎn)權(quán) 68
5.1  MMCM IP核設(shè)計(jì) 68
5.1.1  MMCM簡介 68
5.1.2  MMCM IP核定制 68
5.1.3  MMCM IP核仿真 73
5.2  FIFO IP核設(shè)計(jì) 75
5.2.1  FIFO簡介 75
5.2.2  FIFO IP核定制 75
5.2.3  FIFO IP核仿真 80
5.3  RAM IP核設(shè)計(jì) 83
5.3.1  RAM簡介 83
5.3.2  RAM IP核定制 83
5.3.3  RAM IP核仿真 88
5.4  Counter IP核設(shè)計(jì) 91
5.4.1  Counter簡介 91
5.4.2  Counter IP核定制 91
5.4.3  Counter IP核仿真 94
5.5  本章習(xí)題 96
第6章  FPGA代碼封裝 97
6.1  IP核封裝 97
6.1.1  IP核簡介 97
6.1.2  自定義IP核封裝 98
6.1.3  自定義IP核驗(yàn)證 107
6.2  網(wǎng)表封裝 108
6.2.1  網(wǎng)表簡介 108
6.2.2  自定義網(wǎng)表封裝 108
6.2.3  自定義網(wǎng)表驗(yàn)證 116
6.3  本章習(xí)題 121
第7章  FPGA低速接口設(shè)計(jì) 122
7.1  SPI邏輯設(shè)計(jì) 122
7.1.1  SPI總線概述 122
7.1.2  SPI實(shí)例設(shè)計(jì) 123
7.1.3  SPI實(shí)例驗(yàn)證 126
7.1.4  SPI硬件調(diào)試 127
7.2  UART邏輯設(shè)計(jì) 128
7.2.1  UART總線概述 128
7.2.2  UART實(shí)例設(shè)計(jì) 129
7.2.3  UART實(shí)例驗(yàn)證 133
7.2.4  UART硬件調(diào)試 135
7.3  IIC邏輯設(shè)計(jì) 136
7.3.1  IIC總線概述 136
7.3.2  IIC實(shí)例設(shè)計(jì) 139
7.3.3  IIC仿真驗(yàn)證 143
7.3.4  IIC硬件調(diào)試 144
7.4  CAN邏輯設(shè)計(jì) 145
7.4.1  CAN總線概述 145
7.4.2  CAN實(shí)例設(shè)計(jì) 147
7.4.3  CAN邏輯驗(yàn)證 151
7.4.4  CAN硬件調(diào)試 153
7.5  本章習(xí)題 155
第8章  FPGA高速接口設(shè)計(jì) 156
8.1  DDR3接口設(shè)計(jì) 156
8.1.1  存儲器簡介 156
8.1.2  DDR3 IP核簡介 158
8.1.3  DDR3讀寫功能設(shè)計(jì) 160
8.1.4  DDR3讀寫功能邏輯仿真 172
8.1.5  DDR3讀寫功能硬件調(diào)試 174
8.2  PCIE接口設(shè)計(jì) 182
8.2.1  PCIE簡介 183
8.2.2  PCIE IP核簡介 184
8.2.3  PCIE通信功能設(shè)計(jì) 185
8.2.4  PCIE通信功能仿真 191
8.2.5  PCIE接口硬件調(diào)試 195
8.3  本章習(xí)題 201
第9章  FPGA硬件調(diào)試 202
9.1  FPGA硬件調(diào)試概述 202
9.1.1  FPGA硬件調(diào)試簡介 202
9.1.2  FPGA調(diào)試IP核 202
9.2  閃爍燈硬件調(diào)試 203
9.2.1  閃爍燈系統(tǒng)設(shè)計(jì) 203
9.2.2  閃爍燈程序設(shè)計(jì) 204
9.2.3  閃爍燈硬件調(diào)試 205
9.3  本章習(xí)題 219
第10章  FPGA開發(fā)技巧 220
10.1  FPGA時(shí)鐘管理 220
10.1.1  使用時(shí)鐘IP核設(shè)計(jì)時(shí)鐘 220
10.1.2  使用硬件描述語言設(shè)計(jì)時(shí)鐘 222
10.1.3  使用時(shí)鐘原語設(shè)計(jì)時(shí)鐘 223
10.2  FPGA復(fù)位設(shè)計(jì) 225
10.2.1  使用時(shí)鐘IP核鎖存信號進(jìn)行復(fù)位 226
10.2.2  使用硬件描述語言進(jìn)行復(fù)位 226
10.3  FPGA時(shí)鐘域處理 227
10.3.1  使用異步FIFO處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 227
10.3.2  使用雙端口RAM處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 228
10.3.3  使用延遲法處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 230
10.3.4  使用應(yīng)答機(jī)制處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 231
10.3.5  采用格雷碼轉(zhuǎn)換處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 233
10.4  FPGA通用模塊設(shè)計(jì) 236
10.4.1  接口通用模塊設(shè)計(jì) 236
10.4.2  內(nèi)部邏輯通用模塊設(shè)計(jì) 237
10.4.3  仿真通用模塊設(shè)計(jì) 237
10.4.4  調(diào)試通用模塊設(shè)計(jì) 238
10.5  FPGA開發(fā)檢查表 238
10.5.1  FPGA需求分析 238
10.5.2  FPGA方案設(shè)計(jì) 240
10.5.3  FPGA設(shè)計(jì)輸入 240
10.5.4  FPGA功能仿真 243
10.5.5  FPGA硬件調(diào)試 244
10.6  本章習(xí)題 245
Xilinx FPGA工程師成長手記
　　
目錄
　　
·XII·
　　
　　
·XI·