久久久一本精品99久久精品88,91青青草

內(nèi)容簡介

　　本書為“十四五”普通高等教育系列教材。本書共分7章，主要內(nèi)容包括概述、VHDL語言基礎(chǔ)、Quartus II設(shè)計基礎(chǔ)、FPGA平臺原理圖方式數(shù)字邏輯實驗、VHDL數(shù)字系統(tǒng)設(shè)計基礎(chǔ)實驗、VHDL數(shù)字系統(tǒng)設(shè)計綜合實驗、數(shù)字系統(tǒng)設(shè)計項目實踐案例等。內(nèi)容由易到難，由淺入深，特別是在綜合設(shè)計實驗和項目實踐部分精選部分具有較強工程背景的實踐項目。為部分綜合設(shè)計性實驗提供設(shè)計思路和原理圖，以培養(yǎng)學(xué)生獨立思考問題的能力，充分調(diào)動學(xué)生的創(chuàng)造性思維。

作者簡介

　　楊建華，副教授，電工電子國家級實驗教學(xué)示范中心副主任，碩士研究生導(dǎo)師。中國計算機學(xué)會會員，研究方向領(lǐng)域：智能檢測技術(shù)，嵌入式系統(tǒng)，機器視覺。多年來一直講授數(shù)字電子技術(shù)及實驗，EDA技術(shù)等本科生課程，全國大學(xué)生電子設(shè)計競賽西安工業(yè)大學(xué)負(fù)責(zé)人，指導(dǎo)多項學(xué)科競賽獲得國家級和省級一等獎成果。獲得全國電工電子實驗教學(xué)案例教學(xué)競賽國家級二等獎和西部賽區(qū)二等獎各1項。在中國電力出版社主編和副主編教材各一部。主持陜西省高等教育學(xué)會等教學(xué)研究項目多項。參與教j育y部新工科項目1項。

圖書目錄

前言
第1章　概述 1
1.1　EDA技術(shù)概述 1
1.2　FPGA/CPLD概述 1
1.3　硬件描述語言簡介 3
1.4　Modelsim概述 4
1.5　SignalTapⅡ軟件工具概述 13
1.6　數(shù)字系統(tǒng)設(shè)計開發(fā)流程簡介 15
第2章　VHDL語言基礎(chǔ) 17
2.1　VHDL基本結(jié)構(gòu) 17
2.2　VHDL語言要素 22
2.3　VHDL基本語句 31
2.4　子程序 40
2.5　狀態(tài)機的VHDL設(shè)計 43
第3章　Quartus?Ⅱ設(shè)計基礎(chǔ) 51
3.1　開發(fā)軟件QuartusⅡ簡介 51
3.2　Quartus?Ⅱ?13.0安裝步驟 54
3.3　Quartus?Ⅱ?13.0 開發(fā)環(huán)境介紹 56
3.4　Quartus?Ⅱ?13.0 工程設(shè)計入門 61
第4章　FPGA平臺原理圖方式數(shù)字邏輯實驗 90
4.1　實驗1　基本邏輯門電路測試與設(shè)計 90
4.2　實驗2　常用中小規(guī)模組合邏輯集成電路模塊測試與設(shè)計 95
4.3　實驗3　常用中小規(guī)模時序邏輯集成電路模塊測試與設(shè)計 102
4.4　實驗4　硬件優(yōu)先排隊電路設(shè)計 104
4.5　實驗5　序列信號發(fā)生器設(shè)計 106
4.6　實驗6　巡回檢測報警電路設(shè)計 110
4.7　實驗7　四路數(shù)字搶答器設(shè)計 112
4.8　實驗8　時鐘控制器設(shè)計 117
4.9　實驗9　雙向八位彩燈控制電路設(shè)計 119
第5章　VHDL數(shù)字系統(tǒng)設(shè)計基礎(chǔ)實驗 121
5.1　實驗1　VHDL基本組合邏輯電路設(shè)計 121
5.2　實驗2　VHDL基本時序邏輯電路設(shè)計 128
5.3　實驗3　FPGA存儲器設(shè)計 132
5.4　實驗4　數(shù)字鎖相環(huán)PLL應(yīng)用 138
5.5　實驗5　流水燈電路設(shè)計 141
5.6　實驗6　VHDL數(shù)碼管譯碼顯示電路設(shè)計 144
5.7　實驗7　VHDL多位十進制計數(shù)顯示電路設(shè)計 149
5.8　實驗8　分頻器設(shè)計 153
5.9　實驗9　16×16點陣漢字顯示實驗 156
5.10　實驗10　按鍵去抖動電路的設(shè)計 158
5.11　實驗11　4×4鍵盤掃描電路的設(shè)計 161
5.12　實驗12　基于狀態(tài)機的序列檢測器設(shè)計 164
第6章　VHDL數(shù)字系統(tǒng)設(shè)計綜合實驗 169
6.1　實驗1　可控脈沖發(fā)生器設(shè)計 169
6.2　實驗2　正負(fù)脈寬數(shù)控信號發(fā)生器設(shè)計 170
6.3　實驗3　正弦信號發(fā)生器設(shè)計 171
6.4　實驗4　A/D采樣控制電路設(shè)計 175
6.5　實驗5　直接數(shù)字合成器（DDS）實現(xiàn)正弦波形發(fā)生器設(shè)計 178
6.6　實驗6　八位十六進制頻率計設(shè)計 179
6.7　實驗7　交通燈控制器設(shè)計 183
6.8　實驗8　數(shù)字鐘設(shè)計 186
6.9　實驗9　汽車尾燈控制器的設(shè)計 189
6.10　實驗10　VHDL多路彩燈控制器設(shè)計 191
6.11　實驗11　循環(huán)冗余校驗（CRC）模塊設(shè)計 192
6.12　實驗12　樂曲硬件演奏電路設(shè)計 196
6.13　實驗13　移位相加8位硬件乘法器設(shè)計 199
6.14　實驗14　采用流水線技術(shù)設(shè)計高速數(shù)字相關(guān)器 202
6.15　實驗15　線性反饋移位寄存器設(shè)計 203
6.16　實驗16　FPGA直流電機PWM控制實驗 204
6.17　實驗17　VHDL四路數(shù)字搶答器電路設(shè)計 205
6.18　實驗18　簡易計算器設(shè)計 207
6.19　實驗19　脈沖信號數(shù)字濾波器的設(shè)計 208
第7章　數(shù)字系統(tǒng)設(shè)計項目實踐案例 211
7.1　案例1　數(shù)字電壓表設(shè)計 211
7.2　案例2　六層電梯控制器設(shè)計 214
7.3　案例3　出租車計費器設(shè)計 215
7.4　案例4　自動售貨機設(shè)計 219
7.5　案例5　VGA彩條信號顯示控制器設(shè)計 221
7.6　案例6　基于ROM的VGA圖像顯示控制器設(shè)計 225
7.7　案例7 基于FPGA的LCD字符顯示設(shè)計 227
7.8　案例8　基于FPGA的多路串口數(shù)據(jù)采集與傳輸系統(tǒng)設(shè)計 233
7.9　案例9　基于FPGA的CMOS圖像采集與VGA顯示邏輯電路設(shè)計 238
7.10　案例10　FPGA圖像預(yù)處理邏輯電路設(shè)計 248
7.11　實驗11　基于FPGA的FFT IP核頻譜分析實驗 250
7.12　案例12　FIR數(shù)字濾波器設(shè)計 255
附錄 259
附錄A　DE0_CV FPGA實驗平臺 259
附錄B　GW48 EDA/SOPC實驗平臺 265
附錄C　部分實驗參考程序 277
參考文獻 294