數(shù)字集成電路測試：理論、方法與實踐

第1章數(shù)字集成電路測試技術(shù)導論
1.1集成電路芯片開發(fā)過程中的測試問題
1.1.1超大規(guī)模集成電路芯片的開發(fā)過程
1.1.2設(shè)計驗證
1.1.3芯片測試
1.2測試技術(shù)基礎(chǔ)
1.2.1故障模型
1.2.2測試生成簡介
1.2.3可測試性設(shè)計簡介
1.3測試技術(shù)與EDA
1.4本章小結(jié)
1.5習題
參考文獻
第2章故障模擬
2.1簡介
2.1.1邏輯模擬在測試中的作用
2.1.2故障模擬在測試中的作用
2.2模擬的基本概念
2.2.1邏輯符號
2.2.2缺陷與故障模型
2.3邏輯模擬的算法
2.3.1邏輯模擬的基本算法
2.3.2邏輯模擬的算法優(yōu)化
2.4故障模擬的算法
2.4.1故障模擬的基本算法
2.4.2故障模擬的算法優(yōu)化
2.5本章小結(jié)
2.6習題
參考文獻
第3章測試生成
3.1基本概念
3.2測試生成的分類
3.2.1非面向故障的測試生成
3.2.2面向故障的測試生成
3.3通路敏化法
3.3.1基本原理
3.3.2PODEM
3.4測試精簡
3.5時延故障的測試生成
3.6實例介紹
3.7本章小結(jié)
3.8習題
參考文獻
 
 
第4章可測試性設(shè)計
4.1可測試性設(shè)計的重要性
4.2可測試性分析
4.3專用可測試性設(shè)計
4.3.1測試點插入
4.3.2影響電路可測試性的設(shè)計結(jié)構(gòu)
4.4掃描設(shè)計
4.4.1掃描單元設(shè)計
4.4.2掃描設(shè)計規(guī)則
4.4.3掃描設(shè)計流程
4.4.4基于掃描的測試過程和代價
4.4.5基于掃描的時延測試
4.5片上時鐘控制器
4.6可測試性設(shè)計實例
4.7本章小結(jié)
4.8習題
參考文獻
第5章邏輯內(nèi)建自測試
5.1基本結(jié)構(gòu)
5.2BIST對象電路
5.2.1未確定值屏蔽
5.2.2測試點插入
5.2.3ReTiming
5.3測試向量生成
5.4測試響應(yīng)分析
5.4.1串行特征分析
5.4.2并行特征分析
5.5測試時序控制
5.5.1低速測試
5.5.2實速測試
5.6實例介紹
5.7本章小結(jié)
5.8習題
參考文獻
第6章測試壓縮
6.1測試壓縮的重要性
6.1.1測試儀和測試數(shù)據(jù)帶寬
6.1.2測試數(shù)據(jù)爆炸的挑戰(zhàn)和應(yīng)對策略
6.2測試壓縮模型
6.2.1基本工作原理
6.2.2測試激勵壓縮
6.2.3測試響應(yīng)壓縮
6.3測試激勵壓縮方法
6.3.1信息編碼法
6.3.2廣播模式法
6.3.3線性方程法
6.3.4測試激勵壓縮方法對比
6.4測試響應(yīng)壓縮方法
6.4.1不含X的響應(yīng)壓縮
6.4.2基于掃描鏈屏蔽的響應(yīng)壓縮
6.4.3基于X耐受性的響應(yīng)壓縮
6.4.4基于糾錯碼的響應(yīng)壓縮
6.4.5測試響應(yīng)壓縮方法的對比
6.5設(shè)計實例
6.6本章小結(jié)
6.7習題
參考文獻
第7章存儲器自測試與自修復
7.1存儲器基礎(chǔ)
7.2存儲器的故障模型
7.3存儲器測試算法
7.3.1March算法
7.3.2其他常用的存儲器測試算法
7.4存儲器內(nèi)建自測試(MBIST)
7.5存儲器內(nèi)建自修復(MBISR)
7.6對用戶透明的存儲器在線測試
7.7MBIST設(shè)計實例
7.8本章小結(jié)
7.9習題
參考文獻
第8章系統(tǒng)測試和SoC測試
8.1系統(tǒng)測試
8.1.1系統(tǒng)功能測試
8.1.2系統(tǒng)診斷測試
8.1.3ICT技術(shù)
8.2SoC測試
8.2.1從板上系統(tǒng)到片上系統(tǒng)
8.2.2SoC測試的主要挑戰(zhàn)
8.2.3測試訪問機制
8.2.4核測試環(huán)
8.2.5層次化ATPG
8.2.6測試優(yōu)化
8.3針對系統(tǒng)測試和SoC測試的主要協(xié)議簡介
8.3.1IEEE 1149.1標準
8.3.2IEEE 1500標準
8.3.3IEEE 1687標準
8.3.4基于數(shù)據(jù)包的掃描測試網(wǎng)絡(luò) 
8.4基于AI芯片的SoC測試案例分析
8.4.1面向深度學習的定制AI芯片
8.4.2AI芯片測試策略
8.5本章小結(jié)
8.6習題
參考文獻
第9章邏輯診斷與良率分析
9.1簡介
9.2評估指標
9.3掃描鏈故障診斷
9.3.1掃描鏈可診斷性設(shè)計方法
9.3.2掃描鏈自動診斷向量生成方法
9.3.3掃描鏈失效芯片診斷方法
9.4組合邏輯故障診斷
9.4.1組合邏輯可診斷性設(shè)計方法
9.4.2組合邏輯自動診斷向量生成方法
9.4.3組合邏輯失效芯片診斷方法
9.5良率學習
9.6設(shè)計實例
9.7本章小結(jié)
9.8習題
參考文獻
第10章汽車電子測試
10.1汽車電子簡介
10.1.1發(fā)展概況和基本要求
10.1.2主要挑戰(zhàn)
10.1.3可測試性設(shè)計技術(shù)應(yīng)用
10.2汽車電子的功能安全驗證
10.2.1基本概念
10.2.2ISO 26262簡介
10.3汽車電子的系統(tǒng)實時測試
10.3.1基本概念
10.3.2任務(wù)模式控制器
10.4本章小結(jié)
10.5習題
參考文獻
第11章數(shù)字電路測試技術(shù)展望
11.1小時延缺陷測試
11.2三維芯片測試
11.3芯片生命周期管理
11.4機器學習在測試中的應(yīng)用
11.5本章小結(jié)
參考文獻