數(shù)字濾波器的MATLAB與FPGA實(shí)現(xiàn)（第3版）

目 錄
第1章 數(shù)字濾波器及FPGA概述 1
1.1 濾波器概述 1
1.1.1 濾波器簡(jiǎn)介 1
1.1.2 數(shù)字濾波器的分類 3
1.1.3 濾波器的特征參數(shù) 4
1.2 FPGA基本知識(shí) 5
1.2.1 FPGA的基本概念及發(fā)展歷程 5
1.2.2 FPGA的結(jié)構(gòu)和工作原理 7
1.2.3 IP核的概念 12
1.3 FPGA在數(shù)字信號(hào)處理中的應(yīng)用 13
1.4 AMD系列器件簡(jiǎn)介 14
1.4.1 AMD系列器件概覽 14
1.4.2 7系列FPGA芯片簡(jiǎn)介 16
1.5 FPGA信號(hào)處理板CXD720 17
1.6 小結(jié) 19
第2章 設(shè)計(jì)語言及環(huán)境介紹 20
2.1 Verilog HDL語言簡(jiǎn)介 20
2.1.1 HDL語言 20
2.1.2 Verilog HDL語言 21
2.1.3 本書中的Verilog HDL代碼設(shè)計(jì)原則 24
2.2 FPGA設(shè)計(jì)流程 24
2.3 Vivado軟件開發(fā)步驟 27
2.3.1 流水燈電路功能 27
2.3.2 流水燈電路設(shè)計(jì)輸入與實(shí)現(xiàn) 28
2.3.3 程序下載 32
2.4 MATLAB軟件簡(jiǎn)介 33
2.5 MATLAB的常用信號(hào)處理函數(shù) 36
2.5.1 常用的信號(hào)產(chǎn)生函數(shù) 36
2.5.2 常用的信號(hào)分析函數(shù) 38
2.5.3 濾波器設(shè)計(jì)分析工具FDATOOL 43
2.6 MATLAB與Vivado的聯(lián)合應(yīng)用 44
2.7 小結(jié) 45
第3章 FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理基礎(chǔ) 46
3.1 數(shù)的表示 46
3.1.1 萊布尼茨與二進(jìn)制 46
3.1.2 定點(diǎn)數(shù)表示法 47
3.1.3 浮點(diǎn)數(shù)表示法 49
3.2 FPGA中數(shù)的運(yùn)算 52
3.2.1 加/減法運(yùn)算 52
3.2.2 乘法運(yùn)算 55
3.2.3 除法運(yùn)算 56
3.2.4 有效數(shù)據(jù)位的計(jì)算 56
3.3 有限字長(zhǎng)效應(yīng) 59
3.3.1 字長(zhǎng)效應(yīng)的產(chǎn)生因素 59
3.3.2 A/D轉(zhuǎn)換的字長(zhǎng)效應(yīng) 60
3.3.3 數(shù)字濾波器系數(shù)的字長(zhǎng)效應(yīng) 61
3.3.4 濾波器運(yùn)算中的字長(zhǎng)效應(yīng) 62
3.4 小結(jié) 63
第4章 FIR濾波器原理及Verilog HDL設(shè)計(jì) 64
4.1 FIR濾波器的理論基礎(chǔ) 64
4.1.1 線性時(shí)不變系統(tǒng) 64
4.1.2 FIR濾波器的原理 66
4.1.3 FIR濾波器的特性 67
4.1.4 FIR濾波器的結(jié)構(gòu)形式 71
4.2 FIR濾波器的設(shè)計(jì)方法 74
4.2.1 窗函數(shù)法 74
4.2.2 頻率取樣法 76
4.2.3 等紋波切比雪夫逼近法 77
4.3 FIR濾波器的MATLAB設(shè)計(jì) 78
4.3.1 采用fir1函數(shù)設(shè)計(jì) 78
4.3.2 采用kaiserord函數(shù)設(shè)計(jì) 83
4.3.3 采用fir2函數(shù)設(shè)計(jì) 84
4.3.4 采用firpm函數(shù)設(shè)計(jì) 85
4.4 FIR濾波器的系數(shù)量化方法 88
4.4.1 常規(guī)的FIR濾波器系數(shù)量化原理 88
4.4.2 濾波器系數(shù)量化前后的性能對(duì)比 89
4.4.3 采用FDATOOL設(shè)計(jì)濾波器 90
4.5 并行結(jié)構(gòu)FIR濾波器的Verilog HDL設(shè)計(jì) 92
4.5.1 并行結(jié)構(gòu)FIR濾波器原理 92
4.5.2 并行結(jié)構(gòu)FIR濾波器的Verilog HDL設(shè)計(jì) 93
4.5.3 乘法器IP核的應(yīng)用 96
4.5.4 測(cè)試數(shù)據(jù)模塊設(shè)計(jì)及DDS核的應(yīng)用 97
4.5.5 并行結(jié)構(gòu)FIR濾波器的仿真測(cè)試 99
4.6 串行結(jié)構(gòu)FIR濾波器的Verilog HDL設(shè)計(jì) 102
4.6.1 串行結(jié)構(gòu)FIR濾波器原理 102
4.6.2 串行結(jié)構(gòu)FIR濾波器的Verilog HDL設(shè)計(jì) 102
4.6.3 串行結(jié)構(gòu)FIR濾波器的仿真測(cè)試 106
4.6.4 串行結(jié)構(gòu)FIR濾波器的運(yùn)算時(shí)序 107
4.7 FIR濾波器的板載測(cè)試 108
4.7.1 硬件接口電路 108
4.7.2 板載測(cè)試程序 109
4.7.3 板載測(cè)試驗(yàn)證 113
4.8 小結(jié) 114
第5章 FIR濾波器IP核設(shè)計(jì) 115
5.1 FIR核設(shè)計(jì)并行結(jié)構(gòu)濾波器 115
5.1.1 新建FIR核并完成參數(shù)設(shè)置 115
5.1.2 并行結(jié)構(gòu)FIR核濾波器仿真 118
5.2 FIR核設(shè)計(jì)串行結(jié)構(gòu)濾波器 119
5.2.1 改進(jìn)的濾波器系數(shù)量化方法 119
5.2.2 MATLAB設(shè)計(jì)濾波器系數(shù)文件 120
5.2.3 串行結(jié)構(gòu)FIR核濾波器設(shè)計(jì) 121
5.3 FIR核設(shè)計(jì)濾波器的板載測(cè)試 124
5.3.1 硬件接口電路及板載測(cè)試程序 124
5.3.2 板載測(cè)試驗(yàn)證 125
5.4 FIR核的系數(shù)重載設(shè)計(jì) 126
5.4.1 FIR核的系數(shù)重載方法 126
5.4.2 系數(shù)可重載的FIR濾波器設(shè)計(jì) 129
5.5 系數(shù)可重載FIR濾波器的板載測(cè)試 132
5.5.1 硬件接口電路及板載測(cè)試程序 132
5.5.2 板載測(cè)試驗(yàn)證 133
5.6 小結(jié) 134
第6章 IIR濾波器設(shè)計(jì) 135
6.1 IIR濾波器的理論基礎(chǔ) 135
6.1.1 IIR濾波器的原理及特性 135
6.1.2 IIR濾波器的結(jié)構(gòu)形式 136
6.1.3 IIR濾波器與FIR濾波器的比較 138
6.2 IIR濾波器的設(shè)計(jì)方法 139
6.2.1 幾種典型的模擬濾波器 139
6.2.2 原型轉(zhuǎn)換設(shè)計(jì)方法 142
6.2.3 直接設(shè)計(jì)方法 143
6.3 IIR濾波器的MATLAB設(shè)計(jì) 144
6.3.1 采用butter函數(shù)設(shè)計(jì) 144
6.3.2 采用cheby1函數(shù)設(shè)計(jì) 144
6.3.3 采用cheby2函數(shù)設(shè)計(jì) 145
6.3.4 采用ellip函數(shù)設(shè)計(jì) 145
6.3.5 采用yulewalk函數(shù)設(shè)計(jì) 146
6.3.6 幾種設(shè)計(jì)函數(shù)的比較 147
6.3.7 采用FDATOOL設(shè)計(jì) 149
6.4 IIR濾波器的系數(shù)量化方法 150
6.4.1 量化直接型IIR濾波器系數(shù) 150
6.4.2 IIR濾波器系數(shù)的字長(zhǎng)效應(yīng) 151
6.5 直接型IIR濾波器設(shè)計(jì) 154
6.5.1 直接型IIR濾波器的實(shí)現(xiàn)方法 154
6.5.2 零點(diǎn)系數(shù)的Verilog HDL設(shè)計(jì) 156
6.5.3 極點(diǎn)系數(shù)的Verilog HDL設(shè)計(jì) 157
6.5.4 頂層文件的設(shè)計(jì) 159
6.5.5 直接型IIR濾波器仿真測(cè)試 161
6.5.6 直接型IIR濾波器的改進(jìn)設(shè)計(jì) 163
6.6 直接型IIR濾波器板載測(cè)試 163
6.6.1 硬件接口電路及板載測(cè)試程序 163
6.6.2 板載測(cè)試驗(yàn)證 164
6.7 級(jí)聯(lián)型IIR濾波器系數(shù)量化設(shè)計(jì) 166
6.7.1 將IIR濾波器轉(zhuǎn)換成級(jí)聯(lián)型結(jié)構(gòu) 166
6.7.2 對(duì)級(jí)聯(lián)型IIR濾波器系數(shù)進(jìn)行量化 167
6.8 級(jí)聯(lián)型IIR濾波器設(shè)計(jì)及仿真 168
6.8.1 級(jí)聯(lián)型IIR濾波器設(shè)計(jì) 168
6.8.2 級(jí)聯(lián)型IIR濾波器仿真測(cè)試 172
6.9 小結(jié) 173
第7章 多速率信號(hào)處理原理及CIC濾波器設(shè)計(jì) 174
7.1 多速率信號(hào)處理基礎(chǔ)知識(shí) 174
7.1.1 多速率信號(hào)處理的概念及作用 174
7.1.2 多速率信號(hào)處理的一般步驟 175
7.1.3 軟件無線電中的多速率信號(hào)處理 176
7.2 抽取與內(nèi)插處理 177
7.2.1 整數(shù)倍抽取 177
7.2.2 整數(shù)倍內(nèi)插 179
7.2.3 比值為有理數(shù)的抽樣頻率轉(zhuǎn)換 181
7.3 CIC濾波器原理及應(yīng)用條件 181
7.3.1 多級(jí)CIC濾波器原理及仿真 181
7.3.2 單級(jí)CIC濾波器原理及仿真 182
7.3.3 CIC濾波器的應(yīng)用條件分析 184
7.4 單級(jí)CIC濾波器的Verilog HDL設(shè)計(jì)及測(cè)試 185
7.4.1 單級(jí)CIC濾波器的Verilog HDL設(shè)計(jì) 185
7.4.2 單級(jí)CIC濾波器的仿真測(cè)試 186
7.5 多級(jí)CIC濾波器的Verilog HDL設(shè)計(jì)及測(cè)試 188
7.5.1 多級(jí)CIC濾波器結(jié)構(gòu)分析 188
7.5.2 多級(jí)CIC濾波器設(shè)計(jì)中數(shù)據(jù)位寬的討論 189
7.5.3 多級(jí)CIC濾波器的Verilog HDL設(shè)計(jì) 190
7.5.4 多級(jí)CIC濾波器的仿真測(cè)試 193
7.6 CIC濾波器IP核的使用 195
7.6.1 CIC濾波器IP核簡(jiǎn)介 195
7.6.2 IP核設(shè)計(jì)多級(jí)CIC抽取濾波器及仿真測(cè)試 197
7.7 CIC濾波器的板載測(cè)試 198
7.7.1 硬件接口電路及板載測(cè)試程序 198
7.7.2 板載測(cè)試驗(yàn)證 199
7.8 小結(jié) 200
第8章 半帶濾波器設(shè)計(jì) 202
8.1 FIR半帶濾波器原理及MATLAB設(shè)計(jì) 202
8.1.1 半帶濾波器的原理 202
8.1.2 半帶濾波器的MATLAB設(shè)計(jì) 203
8.2 單級(jí)半帶濾波器的Verilog HDL設(shè)計(jì)及仿真 205
8.2.1 單級(jí)半帶濾波器系數(shù)的設(shè)計(jì) 205
8.2.2 半帶濾波器IP核的創(chuàng)建 206
8.2.3 半帶濾波器的仿真測(cè)試 208
8.3 多級(jí)半帶濾波器MATLAB設(shè)計(jì) 210
8.3.1 各級(jí)半帶濾波器的總體技術(shù)要求 210
8.3.2 允許過渡帶有混疊的設(shè)計(jì) 210
8.3.3 不允許過渡帶有混疊的設(shè)計(jì) 211
8.4 多級(jí)半帶濾波器的FPGA設(shè)計(jì) 212
8.4.1 多級(jí)半帶濾波器的性能指標(biāo)設(shè)計(jì) 212
8.4.2 多級(jí)抽取系統(tǒng)的Verilog HDL設(shè)計(jì) 215
8.4.3 多級(jí)抽取系統(tǒng)的測(cè)試仿真 217
8.5 多級(jí)半帶濾波器的板載測(cè)試 219
8.5.1 硬件接口電路及板載測(cè)試程序 219
8.5.2 板載測(cè)試驗(yàn)證 220
8.6 小結(jié) 221
第9章 自適應(yīng)濾波器原理及Verilog HDL設(shè)計(jì) 222
9.1 自適應(yīng)濾波器簡(jiǎn)介 222
9.1.1 自適應(yīng)濾波器的概念 222
9.1.2 自適應(yīng)濾波器的應(yīng)用 223
9.2 自適應(yīng)算法的一般原理 225
9.2.1 常用誤差準(zhǔn)則 226
9.2.2 維納-霍夫方程 227
9.3 LMS算法原理及實(shí)現(xiàn)結(jié)構(gòu) 227
9.3.1 LMS算法的原理 227
9.3.2 LMS算法的實(shí)現(xiàn)結(jié)構(gòu) 228
9.3.3 LMS算法的字長(zhǎng)效應(yīng) 229
9.3.4 符號(hào)LMS算法原理 230
9.4 LMS算法的MATLAB仿真 231
9.4.1 蒙特-卡羅仿真方法 231
9.4.2 LMS算法仿真模型 232
9.4.3 LMS算法仿真 232
9.5 自適應(yīng)線性濾波器原理及仿真 235
9.5.1 自適應(yīng)線性濾波器原理 235
9.5.2 利用線性濾波器實(shí)現(xiàn)通道失配校正 236
9.5.3 校正算法的MATLAB仿真 237
9.6 通道失配校正算法的Verilog HDL設(shè)計(jì) 239
9.6.1 確定運(yùn)算字長(zhǎng)及數(shù)據(jù)截位方法 239
9.6.2 計(jì)算時(shí)鐘頻率并分配各步驟所需時(shí)鐘周期 241
9.6.3 算法的Verilog HDL實(shí)現(xiàn) 241
9.6.4 FPGA實(shí)現(xiàn)后的仿真測(cè)試 245
9.6.5 關(guān)于通道失配校正算法數(shù)據(jù)范圍的討論 247
9.7 通道失配校正算法的板載測(cè)試 247
9.7.1 硬件接口電路 247
9.7.2 板載測(cè)試程序 248
9.7.3 板載測(cè)試驗(yàn)證 250
9.8 小結(jié) 252
第10章 自適應(yīng)天線陣及陷波器Verilog HDL設(shè)計(jì) 253
10.1 自適應(yīng)天線陣的原理 253
10.2 自適應(yīng)天線陣的MATLAB仿真 255
10.3 自適應(yīng)天線陣的FPGA實(shí)現(xiàn) 260
10.3.1 自適應(yīng)天線陣的Verilog HDL設(shè)計(jì) 260
10.3.2 FPGA實(shí)現(xiàn)后的仿真測(cè)試 264
10.4 自適應(yīng)陷波器原理 267
10.5 自適應(yīng)陷波器的MATLAB仿真 268
10.6 自適應(yīng)陷波器的FPGA實(shí)現(xiàn) 270
10.6.1 自適應(yīng)陷波器的Verilog HDL設(shè)計(jì) 270
10.6.2 FPGA實(shí)1