納米級(jí)CMOS VLSI電路：可制造性設(shè)計(jì)

譯者序
前言
第1章緒論1
1.1技術(shù)趨勢(shì)：摩爾定律的擴(kuò)展1
1.1.1器件改進(jìn)2
1.1.2材料科學(xué)的貢獻(xiàn)5
1.1.3深亞波長光刻技術(shù)7
1.2可制造性設(shè)計(jì)11
1.2.1DFM的價(jià)值和經(jīng)濟(jì)性12
1.2.2制造偏差14
1.2.3基于模型的DFM方法的必要性17
1.3可靠性設(shè)計(jì)18
1.4本章小結(jié)18
參考文獻(xiàn)19
第2章半導(dǎo)體制造技術(shù)21
2.1引言21
2.2圖形化工藝22
2.2.1光刻技術(shù)23
2.2.2刻蝕技術(shù)25
2.3光學(xué)圖案形成28
2.3.1照明29
2.3.2衍射30
2.3.3成像透鏡34
2.3.4曝光系統(tǒng)36
2.3.5空間像與還原成像37
2.3.6光刻膠圖形形成38
2.3.7部分相干性40
2.4光刻建模41
2.4.1現(xiàn)象學(xué)建模42
2.4.2全物理光刻膠建模44
2.5本章小結(jié)45
參考文獻(xiàn)45
第3章CMOS工藝與器件偏差：分析與建模47
3.1引言47
3.2柵極長度偏差52
3.2.1光刻引起的圖案偏差52
3.2.2線邊緣粗糙度：理論與表征61
3.3柵極寬度偏差64
3.4原子波動(dòng)66
3.5金屬和介質(zhì)的厚度偏差67
3.6應(yīng)力引起的偏差71
3.7本章小結(jié)73
參考文獻(xiàn)73
第4章可制造性設(shè)計(jì)理念77
4.1引言77
4.2光刻工藝窗口控制81
4.3分辨率增強(qiáng)技術(shù)84
4.3.1光學(xué)鄰近效應(yīng)修正85
4.3.2亞分辨率輔助圖形88
4.3.3相移掩膜90
4.3.4離軸照明94
4.4基于DFM的物理設(shè)計(jì)96
4.4.1幾何設(shè)計(jì)規(guī)則96
4.4.2限制性設(shè)計(jì)規(guī)則96
4.4.3基于模型的規(guī)則檢查和適印性驗(yàn)證98
4.4.4可制造性感知的標(biāo)準(zhǔn)單元設(shè)計(jì)99
4.4.5緩解天線效應(yīng)103
4.4.6基于DFM的布局和布線105
4.5先進(jìn)光刻技術(shù)108
4.5.1雙重圖形技術(shù)108
4.5.2反演光刻技術(shù)112
4.5.3其他先進(jìn)技術(shù)116
4.6本章小結(jié)116
參考文獻(xiàn)116
第5章產(chǎn)業(yè)界的計(jì)量方法、缺陷及彌補(bǔ)120
5.1引言120
5.2工藝缺陷122
5.2.1誤差來源分類123
5.2.2缺陷相互作用和電效應(yīng)125
5.2.3顆粒缺陷的模型化126
5.2.4改善關(guān)鍵區(qū)域的版圖方法131
5.3圖形缺陷133
5.3.1圖形缺陷類型133
5.3.2圖形密度問題134
5.3.3圖形缺陷建模的統(tǒng)計(jì)方法135
5.3.4減少圖形缺陷的版圖方法139
5.4計(jì)量141
5.4.1測(cè)量中的精度和允許偏差141
5.4.2CD計(jì)量142
5.4.3套刻對(duì)準(zhǔn)計(jì)量146
5.4.4其他在線計(jì)量148
5.4.5原位計(jì)量149
5.5失效分析技術(shù)150
5.5.1無損檢測(cè)技術(shù)151
5.5.2有損檢測(cè)技術(shù)152
5.6本章小結(jié)153
參考文獻(xiàn)153
第6章缺陷建模與提高良率技術(shù)157
6.1引言157
6.2缺陷對(duì)電路行為影響的建模158
6.2.1缺陷故障關(guān)系159
6.2.2缺陷故障模型的作用160
6.2.3測(cè)試流程166
6.3提高良率167
6.3.1容錯(cuò)168
6.3.2避錯(cuò)177
6.4本章小結(jié)180
參考文獻(xiàn)181
第7章物理設(shè)計(jì)和可靠性183
7.1引言183
7.2電遷移186
7.3熱載流子效應(yīng)188
7.3.1熱載流子注入機(jī)制188
7.3.2器件損壞特性190
7.3.3時(shí)間依賴性介電擊穿191
7.3.4緩解由HCI引起的退化191
7.4負(fù)偏置溫度不穩(wěn)定性192
7.4.1反應(yīng)擴(kuò)散模型193
7.4.2靜態(tài)和動(dòng)態(tài)NBTI194
7.4.3設(shè)計(jì)技術(shù)195
7.5靜電放電196
7.6軟錯(cuò)誤198
7.6.1軟錯(cuò)誤的類型198
7.6.2軟錯(cuò)誤率198
7.6.3可靠性的SER緩解和糾正199
7.7可靠性篩選和測(cè)試199
7.8本章小結(jié)200
參考文獻(xiàn)200
第8章可制造性設(shè)計(jì)：工具和方法論203
8.1引言203
8.2集成電路設(shè)計(jì)流程中的DFx204
8.2.1標(biāo)準(zhǔn)單元設(shè)計(jì)204
8.2.2庫表征205
8.2.3布局、布線和冗余填充206
8.2.4驗(yàn)證、掩膜合成和檢驗(yàn)207
8.2.5工藝與器件仿真207
8.3電氣DFM208
8.4統(tǒng)計(jì)設(shè)計(jì)與投資回報(bào)率208
8.5優(yōu)化工具的DFM210
8.6DFM感知的可靠性分析212
8.7面向未來技術(shù)節(jié)點(diǎn)的DFx213
8.8本章小結(jié)214
參考文獻(xiàn)214