空間微電子 第二卷 空間用集成電路設(shè)計(jì)

緒論1
第1章國(guó)產(chǎn)航天器選用進(jìn)口基礎(chǔ)電子元器件時(shí)應(yīng)考慮的問(wèn)題7
1.1空間工程用電子設(shè)備元器件選型工作的共性問(wèn)題7
1.2國(guó)外針對(duì)俄羅斯的元器件出口限制8
1.2.1美國(guó)對(duì)ECB的出口限制9
1.2.2歐洲和其他國(guó)家對(duì)ECB的出口限制12
1.2.3國(guó)際出口管制組織13
1.3國(guó)外工業(yè)ECB在俄羅斯火箭和航天科技中應(yīng)用的特點(diǎn)14
1.4偽造微電子產(chǎn)品及其甄別方法21
1.4.1偽造電子元器件的分類21
1.4.2甄別偽造產(chǎn)品的有效方法22
1.4.3航天應(yīng)用微電子產(chǎn)品的電學(xué)測(cè)試24
1.5俄羅斯航天器在選擇和應(yīng)用國(guó)外處理器方面的特點(diǎn)29
1.5.1國(guó)外處理器在俄羅斯航天器中的應(yīng)用情況29
1.5.2UT 699和GR 712微處理器的版本和鑒定30
1.5.3Leon 3FT系列UT 699和GR 712微處理器的架構(gòu)和硬件特性31
1.5.4微處理器Leon 3FT編程特點(diǎn)33
1.6航天和軍用抗輻射直流轉(zhuǎn)換器35
1.6.1總劑量效應(yīng)(TID)35
1.6.2低劑量率輻照損傷敏感性增強(qiáng)效應(yīng)(ELDRS)36
1.6.3單粒子效應(yīng)（SEE）36
1.6.4最壞情況下的參數(shù)限制分析36
1.6.5MILPRF38534標(biāo)準(zhǔn)的 K級(jí)要求36
1.6.6無(wú)光耦混合型DCDC轉(zhuǎn)換器37
1.7生產(chǎn)空間系統(tǒng)機(jī)載設(shè)備用電子元器件工作部署的最佳實(shí)踐40
1.8面向空間應(yīng)用的基礎(chǔ)電子元器件的加速可靠性試驗(yàn)45
1.92009—2011年間俄羅斯購(gòu)買微電路的測(cè)試結(jié)果分析49
參考文獻(xiàn)56
第2章亞微米級(jí)晶體管和肖特基二極管的工藝制程特點(diǎn)和基本結(jié)構(gòu)58
2.1關(guān)于亞微米級(jí)微電子學(xué)的術(shù)語(yǔ)58
2.2現(xiàn)代微電子技術(shù)發(fā)展趨勢(shì)與展望59
2.2.1微縮問(wèn)題62
2.2.2現(xiàn)代亞微米技術(shù)：微處理器生產(chǎn)應(yīng)用實(shí)例64
2.3亞微米MOS晶體管的特性69
2.3.1超大規(guī)模集成電路中MOS晶體管結(jié)構(gòu)69
2.3.2改善MOSFET性能的方法72
2.3.3絕緣體上硅結(jié)構(gòu)的MOS晶體管75
2.3.4雙柵、三柵和圓柱形柵晶體管79
2.3.5其他類型的晶體管結(jié)構(gòu)82
2.3.6模擬電路中晶體管特性85
2.4高溫環(huán)境下肖特基二極管構(gòu)造技術(shù)特點(diǎn)86
2.4.1肖特基二極管工作的物理機(jī)制86
2.4.2耐高溫肖特基二極管的設(shè)計(jì)技術(shù)特點(diǎn)89
2.4.3確保最小反向電流和最小正向電壓的方法93
2.4.4獲得最小正向電壓和最大反向電壓的方法94
2.5具有增強(qiáng)抗靜電放電能力的肖特基二極管結(jié)構(gòu)的設(shè)計(jì)技術(shù)特點(diǎn)98
參考文獻(xiàn)104
選定書目107
第3章微電子元器件的功耗最小化方法109
3.1微電子元器件功耗參數(shù)的主要變化趨勢(shì)109
3.2降低CMOS LSIC功耗等級(jí)的方法112
3.3CMOS LSIC中功耗的主要來(lái)源120
3.4低功耗CMOS LSIC邏輯設(shè)計(jì)方法124
3.4.1低功耗CMOS電路的基本邏輯綜合124
3.4.2確定CMOS微電路的功耗來(lái)源125
3.4.3基于微電路單元開關(guān)活動(dòng)預(yù)測(cè)的優(yōu)化選項(xiàng)概率評(píng)估126
3.4.4設(shè)計(jì)低功耗CMOS VLSIC時(shí)基礎(chǔ)元器件的選擇128
3.4.5基于元器件庫(kù)的CMOS LSIC邏輯綜合130
3.4.6針對(duì)功耗的兩層邏輯電路優(yōu)化131
3.4.7工藝無(wú)關(guān)功能電路的基本門選擇132
3.4.8多輸入門組成的多層邏輯電路的優(yōu)化132
3.4.9由兩輸入門組成的多層邏輯電路的優(yōu)化134
3.4.10工藝映射136
3.4.11在邏輯和電路級(jí)估計(jì)所設(shè)計(jì)CMOS大規(guī)模集成電路的功耗137
3.4.12使用PSLS設(shè)計(jì)低功耗CMOS大規(guī)模集成電路的技術(shù)139
3.4.13PSLS軟件包架構(gòu)140
3.4.14軟件包PSLS的功能141
3.5現(xiàn)代接口LSIC的低功耗結(jié)構(gòu)特性143
3.5.1RS485接口收發(fā)器微電路143
3.5.2RS232接口收發(fā)器微電路147
3.5.3低電源電壓IC接口電壓比較器的設(shè)計(jì)和原理性技術(shù)特色160
3.5.4低功耗接口LSIC發(fā)送器單元電路的設(shè)計(jì)特點(diǎn)165
3.5.5等同于半導(dǎo)體帶隙寬度的溫度無(wú)關(guān)基準(zhǔn)電壓源168
3.5.6溫度無(wú)關(guān)基準(zhǔn)電壓源的設(shè)計(jì)選項(xiàng)169
3.5.7提高微電路抗熱電子效應(yīng)能力的電路結(jié)構(gòu)方法171
參考文獻(xiàn)174
第4章輻射對(duì)亞微米集成電路影響的特點(diǎn)176
4.1輻射對(duì)亞微米CMOS集成電路影響的物理機(jī)理176
4.1.1MIC元器件輻照后的性能恢復(fù)180
4.1.2輻照條件對(duì)MIC元器件輻射容限的影響181
4.2輻照對(duì)雙極型模擬集成電路的影響184
4.2.1集成運(yùn)算放大器的輻射效應(yīng)185
4.2.2集成電壓比較器的輻射效應(yīng)186
4.3保證集成電路抗輻射能力的主要方法187
4.4現(xiàn)代先進(jìn)集成電路的抗輻射能力187
4.5推薦用于硅基微電路輻射效應(yīng)實(shí)驗(yàn)研究的元器件190
4.5.1CMOS集成電路基本邏輯單元190
4.5.2電可擦除可編程只讀存儲(chǔ)器元器件190
4.5.3CMOS邏輯集成電路191
4.5.4CMOS LSIC存儲(chǔ)器191
4.5.5基于SOI結(jié)構(gòu)的CMOS LSIC SRAM191
4.5.6BiCMOS LSIC192
4.6微電路輻照測(cè)試結(jié)構(gòu)及樣品研究的設(shè)備與方法192
4.7輻照后測(cè)試結(jié)構(gòu)電參數(shù)的測(cè)量方法195
4.7.1EEPROM參數(shù)調(diào)節(jié)方法195
4.8穿透性輻射對(duì)雙極晶體管結(jié)構(gòu)參數(shù)影響的實(shí)驗(yàn)研究結(jié)果197
4.9電離輻射對(duì)雙極模擬集成電路參數(shù)影響的實(shí)驗(yàn)研究200
4.10電離輻射對(duì)MOS晶體管參數(shù)及集成電路影響的實(shí)驗(yàn)研究206
4.10.1γ輻射對(duì)MOS晶體管參數(shù)的影響206
4.10.2γ輻射對(duì)MOS電容器和MOS晶體管參數(shù)影響的實(shí)驗(yàn)研究：
亞微米CMOS IC元器件 213
4.10.3γ輻射對(duì)EEPROM MOS單元參數(shù)影響的特性215
4.10.4穿透輻射對(duì)CMOS邏輯 IC參數(shù)影響的實(shí)驗(yàn)研究217
4.10.5電離輻射對(duì)CMOS存儲(chǔ)器參數(shù)的影響221
4.10.6輻射對(duì)MOS/SOI結(jié)構(gòu)及基于該結(jié)構(gòu)的CMOS LSI RAM參數(shù)影響的
實(shí)驗(yàn)研究226
4.10.7穿透輻射對(duì)BiCMOS邏輯 LSIC參數(shù)影響的實(shí)驗(yàn)研究 232
4.11利用模擬方法研究BiCMOS微電路輻射效應(yīng)的特點(diǎn)238
4.12太空因素對(duì)局部輻射效應(yīng)影響機(jī)制的特點(diǎn)245
4.13中國(guó)制造抗輻射混合DC/DC轉(zhuǎn)換器的實(shí)驗(yàn)研究250
參考文獻(xiàn)253
第5章預(yù)測(cè)及提高雙極和CMOS集成電路輻射容限的方法259
5.1CMOS大規(guī)模集成電路輻射容限的預(yù)測(cè)方法259
5.1.1MOS元器件輻射容限的計(jì)算試驗(yàn)預(yù)測(cè)方法259
5.1.2CMOS集成電路基于輻射容限的預(yù)測(cè)(選擇)方法262
5.2用于評(píng)估雙極和BiCMOS元器件輻射容限的計(jì)算試驗(yàn)方法265
5.3預(yù)測(cè)EEPROM MOS存儲(chǔ)單元輻射容限的計(jì)算試驗(yàn)方法267
5.4提高集成電路抗穿透輻射能力的方法267
5.4.1提高CMOS和BiCMOS微電路輻射容限的結(jié)構(gòu)工藝方法267
5.4.2提高集成電路輻射容限的標(biāo)準(zhǔn)結(jié)構(gòu)和電路配置方法269
5.4.3提高CMOS LSIC抗輻射能力的新結(jié)構(gòu)和電路配置方法276
參考文獻(xiàn)279
第6章超高速微電子元器件及系統(tǒng)的設(shè)計(jì)問(wèn)題分析280
6.1亞微米微電路工藝尺寸縮減的問(wèn)題280
6.2用深亞微米規(guī)則設(shè)計(jì)硅集成微電路的趨勢(shì)和問(wèn)題281
6.2.1硅亞微米IC設(shè)計(jì)的尺寸縮減趨勢(shì)和問(wèn)題282
6.2.2亞微米集成電路的功耗問(wèn)題285
6.2.3在設(shè)計(jì)階段監(jiān)控整個(gè)芯片區(qū)域的功耗分布288
6.3硅MOS晶體管結(jié)構(gòu)中的漏電流和靜態(tài)功耗290
6.3.1亞微米CMOS電路的功耗290
6.3.2亞微米硅MOS晶體管的電流分析292
6.3.3亞微米硅晶體管漏電流的物理原因294
6.3.4MOS晶體管的靜態(tài)功耗值分析297
6.3.5考慮靜態(tài)功耗的亞微米模擬IC的設(shè)計(jì)特點(diǎn)298
6.3.6考慮靜態(tài)功耗的亞微米模數(shù)集成電路設(shè)計(jì)的特點(diǎn)299
6.4典型結(jié)構(gòu)亞微米MOS晶體管的動(dòng)態(tài)功耗301
6.4.1有參考延遲值的亞微米數(shù)字集成電路302
6.4.2互連信號(hào)分布延遲302
6.4.3降低開關(guān)功耗的方法302
6.4.4漏電流引起的動(dòng)態(tài)功耗分析與計(jì)算304
6.4.5硅微電路動(dòng)態(tài)功耗分析306
6.5溫度和工藝參數(shù)散布對(duì)硅亞微米集成電路特性的影響308
6.5.1漏電流與溫度的關(guān)系308
6.5.2工藝參數(shù)散布與漏電流的關(guān)系313
6.6深亞微米設(shè)計(jì)原則下模擬集成電路版圖設(shè)計(jì)的特點(diǎn)318
6.6.1電源電壓降低的影響318
6.6.2工藝尺寸的縮減和互連線上的信號(hào)分布延遲319
6.7結(jié)論及建議320
參考文獻(xiàn)322
第7章基于SOS和SOI結(jié)構(gòu)的空間應(yīng)用微電路設(shè)計(jì)325
7.1基于SOI結(jié)構(gòu)的抗輻射CMOS LSI電路326
7.2電離輻射對(duì)硅和二氧化硅的影響332
7.2.1硅在輻射下的輻射效應(yīng)333
7.2.2Si/SiO2界面區(qū)域的特性334
7.2.3電離輻射對(duì)電介質(zhì)層的影響337
7.2.4絕緣體上硅結(jié)構(gòu)埋層介質(zhì)內(nèi)的輻射過(guò)程339
7.2.5不同方法得到的SOI結(jié)構(gòu)的輻射特性的比較341
7.3MOS/SOI晶體管在電離輻射條件下的物理現(xiàn)象342
7.3.1電離輻射342
7.3.2總劑量效應(yīng)346
7.3.3脈沖輻射效應(yīng)348
7.4基于SOI結(jié)構(gòu)的CMOS LSIC元器件樣品的實(shí)驗(yàn)研究結(jié)果350
7.4.1測(cè)試樣品的組成350
7.4.2實(shí)驗(yàn)流程351
7.4.3實(shí)驗(yàn)結(jié)果353
參考文獻(xiàn)375
第8章片上系統(tǒng)和系統(tǒng)級(jí)封裝382
8.1芯片封裝技術(shù)發(fā)展的總體趨勢(shì)382
8.2芯片封裝的BGA技術(shù)385
8.3電路板芯片安裝技術(shù)386
8.4多芯片模塊和印制電路板388
8.5空間用微電子元器件封裝技術(shù)發(fā)展的主要趨勢(shì)391
8.5.1封裝引線間距的下降趨勢(shì)391
8.6電路板上SHF電路封裝技術(shù)的特性399
8.7空間相關(guān)應(yīng)用的TSV芯片組裝技術(shù)404
8.8使用倒裝芯片技術(shù)的3D產(chǎn)品封裝的特點(diǎn)408
8.9粘接劑和焊膏在3D組裝過(guò)程中的應(yīng)用特征409
8.10軍用空間微電子元器件的系統(tǒng)級(jí)封裝電子單元412
8.11自動(dòng)設(shè)計(jì)工具的特點(diǎn)：系統(tǒng)級(jí)封裝415
8.11.1射頻模塊設(shè)計(jì)417
8.12在設(shè)計(jì)用于SIP的ULSIC時(shí)需考慮的深亞微米技術(shù)特點(diǎn)417
8.13SIP對(duì)衛(wèi)星系統(tǒng)研制概念演變的影響421
8.14用于SIP的已知良好芯片的選擇和應(yīng)用特點(diǎn)424
8.15帶有集成輻射防護(hù)屏的封裝設(shè)計(jì)427
8.16MEMS技術(shù)的SHF應(yīng)用431
8.16.1射頻MEMS/CMOS元器件的實(shí)現(xiàn)特點(diǎn)431
8.16.2射頻MEMS開關(guān)436
8.16.3可變電容值的射頻MEMS電容439
8.16.4集成MEMS/CMOS諧振器440
8.16.5MEMS技術(shù)在雷達(dá)裝置系統(tǒng)集成任務(wù)中的應(yīng)用443
8.17金和鋁在功率微波晶體管組裝技術(shù)中的應(yīng)用特點(diǎn)449
參考文獻(xiàn)454
第9章批量生產(chǎn)中剔除帶有潛在缺陷硅基微電路的方法457
9.1標(biāo)稱工作模式下集成電路參數(shù)控制問(wèn)題的構(gòu)想457
9.2雙極集成微電路輸出參數(shù)敏感度系數(shù)的測(cè)定方法458
9.3基于工作范圍邊界分析的潛在缺陷微電路檢測(cè)461
9.4基于集成微電路試驗(yàn)測(cè)試結(jié)果的可靠性指標(biāo)數(shù)值評(píng)估465
9.5潛在缺陷對(duì)雙極IC的基礎(chǔ)統(tǒng)計(jì)參數(shù)值的影響機(jī)理研究467
9.6對(duì)CMOS微電路加速應(yīng)力試驗(yàn)結(jié)果的數(shù)學(xué)處理模型分析468
9.7在大規(guī)模制造中檢測(cè)和剔除潛在不可靠電路的主要方法471
9.7.1通過(guò)靜電放電確定潛在不可靠元器件的方法471
9.7.2一種微電路元器件老化試驗(yàn)改進(jìn)方法472
9.7.3基于臨界電源電壓參數(shù)檢驗(yàn)高可靠集成電路的方法473
9.7.4通過(guò)動(dòng)態(tài)電流損耗剔除潛在不可靠微電路的方法474
9.7.5降低電源電壓的方法476
參考文獻(xiàn)480
關(guān)于作者481